版上先进好，
最近在 104 上传履历后，收到瑞昱 IC Layout（APR工程师）职务的下周面试邀约
小弟 112 理工科硕，成绩还过得去但非半导体研究也完全没有作过 Layout 相关的经验，
查了一下好像瑞昱都会有考白板题、专业和什么 Latch-up 一堆第一次看到的名词
想请问曾面试过此职务的版友们相关经验，还有该怎么准备才不会被洗脸太惨
还是其实是主管单纯想找人骂 不用准备了？
谢谢各位 谢谢各位

找个没念过电子学的来做layout...也不是不行啦...

有念过电子学电路学 但都是基本的而已顶多就是二极管 CMOS之类懂基本的程度

现在在案子收尾 进去很操 要即战力 有问题私讯不过以你的资历实在不用做这个……

好低 等我回家私讯您我弱弱新鲜人 现在是抱着多看多学的心态但还是怕被洗脸洗到崩溃 所以能准备还是要作

一日APR,终生APR,想清楚心理上做好准备想当design house内的万年二军角色没菜鸟来说有基本观念面试对应觉得你够聪明可以培养机会就大了啦，要说准备什么就数位电子学的部分看熟

那边不会找一点概念都没有的，别去浪费时间

R职缺layout跟 apr(实体)不是独立开的吗？原po是@@？

我也好奇为何会找我去XD打电话来说IC Layout 寄信的面谈邀请信 APR工程师详细我也不知

基本上就是看你学历不错找去做业积的，概念都不懂的很大机率打哈哈叫你等两周无声，除非你长相他觉得顺眼或者是女性机会会高一点…

我也觉得有这可能哈哈若有面试过的前辈 拜托提醒一下曾经被问到的考题

这种等级做layout 太可惜了

想做啥，还是自己丢吧

有自己投 也有二面几家谈过薪水的了但对于瑞昱还是很战战兢兢到时候有机会在回来版上分享经验 新鲜人真的没有什么等级好说嘴 前辈们太抬举

真的觉得这个学历不必做layout，你也知道…台湾公司的layout没有特别重视如上面所讲，二军。就算你真的进去了，可能也会受不了气氛而走并不是说layout的专业不是专业，希望三思

好的 其实我看104上几乎Layout都是大学以上 科系不拘就有点感觉了。经过板上前辈提醒后 我想这次就当作看看大公司的一次经验会比较好爬文说好的Layout也是宝 但显然我还没到这个水准

好的什么都是宝，但一样定位还是二军

APR真的就是design house的幕后人员

新鲜人的问题不会太深 大约有，RTL->GDS 中间的flow有哪些。STA setup hold。长tree前后的timing差异。什么是skew。 route后的rc, si ,noise, effect。 congestion ,detour,antenna issue怎解。power plan怎么规划。IRdrop 。 power EM 。以及最后的PV祝你好运

幕后人员....所以特别操不意外 小弟谨记在心aszx75321大好猛 努力找查中

我也接到一样的面试 一起加油

理工科硕应该不是资工相关的吧?不然怎么会被找这职位那如果是电类相关 应该多少有概年才对 怎么会完全没概念不过如果不是eda组 被找这确实也满奇怪的

不过APR的工作本来就不一定要EDA的才能做 反之亦然所以你说你没概念其实说不太过去 如果真的去面试可能会被洗脸一下啦 因为确实也满奇怪的如果不是年尾做业绩 就是他以为你可以跑过去做APR结果要从头带 他要嘛收(因为前面有人说 门槛不高)要嘛嘴你一下掩饰自己的目的。不过你可能要看一下自己的履历 为什么会让他想找你去面这个在你看来本来根本不会去面的职缺

Latch up 栓锁效应，大多发生在I/o pin，如有power-gnd一回路电路，经过大电压或大电流trg，Pnp npn 瞬间大电流开关后开关无法正常导致大电流封锁，锁住的电流通常为normal的10倍以上，与ic esd设计有极大的关系，也就是常常有人会打tlp or Esd 来测试 是否有latch up fail ，小弟还看过解不过的latch up ic烧了几百颗每周花快百万进实验室，最终rd 产品都双双离职.........

layout 和 apr 是不一样的，不要混为一谈。

不建议啦

layout 随便大学cic上个课就能做了。apr通常都要硕士，尤其是先进制程。差很多

一样4二军啦，争什么

那设备怎么办？不如看版主的专长是什么，如果是刚出社会第一份就选想做的啊，台湾科技业除了代工G一时还想不出谁站的上一军

不是designer,但做先进的apr薪水不输