应用材料在芯片布线大突破 逻辑芯片微缩至3奈米
https://bit.ly/2UaAaPv
美商应用材料（Applied Materials）是台积电供应链成员之一，宣布在芯片布线技术大
突破，促使逻辑芯片微缩到3奈米及更小尺寸。这也有助于台积电在3奈米制程开发。
应用材料（Applied Materials）公司于2021年6月16日公布一种全新的EnduraCopper
Barrier Seed IMS铜阻障层晶种整合性材料解决方案，可在高真空环境下将七种不同制程
技术整合在同一套系统中，而且该高级逻辑芯片布线的新方法可扩展先进逻辑芯片微缩
到 3 奈米节点及更小尺寸。
在芯片布线方面的突破使逻辑扩展到 3 纳米及以上
在真空下将七种不同制程技术整合到一个系统中，将互连电阻减半
新材料工程方法可提高芯片性能并降低功耗
最新系统体现了应用材料公司成为客户 PPACt 支持公司的战略
虽然尺寸减小有利于电晶体（transistor）性能，但互连布线中的情况恰恰相反：较小的
布线具有更大的电阻，这会降低性能并增加功耗。如果没有材料工程突破，从 7奈米节点
缩到 3奈米节点，互连通孔电阻将增加 10 倍，从而抵消电晶体缩放的好处。
应材公司表示已开发出一种名为 Endura ® Copper Barrier Seed IMS™的新材料工程解
决方案。它是一种整合材料解决方案，在高真空下将七种不同的制程技术结合到一个系统
中：ALD、PVD、CVD、铜回流、表面处理、界面工程和计量。
这种组合用选择性 ALD 取代了共形 ALD，消除了通孔界面处的高电阻势垒。该解决方案
还包括铜回流技术，可在狭窄的特征中实现无空隙间隙填充。通孔接触界面的电阻降低高
达 50%，提高了芯片性能和功耗，并使逻辑缩放能够持续到 3nm 及以上。
应用材料公司表示：“一颗智慧型手机芯片内含数百亿个铜导线，布线已用掉芯片三分之
一的功率。在真空中整合多种制程技术，让我们能够重制材料和结构，让消费者拥有功能
更强大的装置及更长的电池使用时间。这项独特的整合解决方案是专为协助客户加快发展
效能、功率和面积成本的技术蓝图。”