科技版的各位前辈大家好
先谢谢版上的心得文，小弟受益良多
也非常感谢每一位愿意花时间与我面试的主管
取之于科技版，回馈一下自己的面试心得
背景 高科学硕，多益绿色
硕士论文是影像处理相关的硬件实现
IC Contest 决赛入选
TSRI-芯片实作课程，含下线
TSRI-System Verilog课程
跨校修课-成功大学数位IC设计-班高标
按照面试的时间线做排序
★联发科技
部门简介
前身为雷凌科技，主要做 Wifi 芯片
新人可以不懂 Wifi spec，进去会有人带
部门主要做验证，职缺是做 Design Verification
一对一，面试时间约 2 小时
发哥的面试是可以准备简报档的，所以我有自己带笔电过去
所以主要的问题都是围绕在我的学经历和做过的作品上
像是可不可以做优化、有没有试过其他解法？
还有问 System Verilog 和 Verilog 相比起来有什么优势
简述 System Veilog 的特色、芯片下线课程的经验
是否有 APR 的经验，绕线塞车要怎么解
论文方面问我为什么要做这个题目、可以在哪里应用、算法
简报完之后主管想看我的 Coding-Style
所以我用远端连回实验室的电脑，打开几个.v档
随机指几行程式码，问说是在做什么的或是问有没有可以在优化的
像是 addr == 1023 这个还可以有其他写法吗？
看完之后主管问我怎么没有多用 function 和 module
之后还问 C++ 的问题
class 是什么、功能是什么、简述继承的例子、是否用过 class extend
主管感觉人蛮好的，最后也给我很高的评价
说我学界学得很够，就缺来业界磨练，不知道是不是客套话
面试的最后要交回一张问卷，上面有一题是要打勾 "不" 感兴趣的部门
第一次面试，太紧张没看清楚就打勾，恩...
结果：无声卡
★联发科技
部门简介
部门是做网络相关的混讯设计，偏向数位端
属于网络七层中的后三层
职缺是做 Mixed Signal Circuit Design
一对一，面试时间约 2 小时
简报档跟上一场大同小异，这次也有带笔电过去
这次面我的是一位经理，感觉得出来能力很强
面试问得很深，感觉想测试我的反应能力跟抗压性
每一个作品都被质疑
为什么要用这个做法？你怎么知道 code coverage 够不够？
测资三组够吗？设计够 Robusted 吗？
随机指一个作品问我的设计流程是怎么样的
从一开始 spec 开出来到最后的 APR 是怎么规划的
最后还有问如何处理 asynchronous clock domains之间的讯号传输？
一个 latch 是用几个 gate 组成的？
主管是从小公司一路做上来的，炮火猛烈
自认答得不是很好，尤其是问到比较偏类比的直接阵亡
结果：无声卡
★瑞鼎科技
部门简介
友达光电的子公司
公司做 TV、OLED、notebook 、车用的driver 驱动IC
职缺是做 Digital IC Design Engineer
一对二，面试时间约 1.5 小时
进去先做一个约半小的笔试
题目有简单的电路图逻辑闸写布林函数
也有 Verilog 语法、STA 的 report
setup / hold time violated or met
给一串程式码问功能是什么
写出一个 Verilog code 为除3、duty cycle 50% 的 clock
这次也有简报档跟笔电过去，但主管说时间有限直接上白板
面试基本上围绕论文跟自己印象深刻的 Project 介绍
但没有简报辅助我觉得自己讲的没有很好，感觉应该凉了
连薪资都没问就结束这场面试
主管感觉需要即战力，所以要我讲整个设计流程，从头到尾
从spec开出来 解释题目、状态机、怎么切怎么做、优化的部分
还有用过的tools能活用到什么程度、解过什么错、用过什么指令
coding style 如何等等...
结果：感谢函*2 ( 是有没有这么感谢XD )
★创发科技
部门简介
联发科技的子公司
主要做 Ethernet、DSL、G.fast、PON
职缺是做 APR
一对三，面试时间约 2.5 小时
进去先做一个约 20 分钟的笔试
题目有
1、划出制成的剖面图和 inverter
2、APR 流程概述，有用过的 command
3、在 APR 前要加入什么档案
4、如何收敛 timing
5、描述做过的 APR 遇过什么 placement 或 route 的问题，怎么处理
6、congestion 怎么解
7、两题电路图，组合电路跟 D flip-flop，回答 path 的 check point
一题波形图，两个波型，描述setup time 跟 hold time
8、DRC 跟 LVS 定义概述
白板题
画出 APR 流程，并讲解congestion、CTS、placement、hot spot
简述 .tf .sdf .sdc _syn.v 是什么
还有提问为什么想做 APR 、TSRI下线经验、人格特质、IC Contest分工
部门氛围感觉不错，主管人也蛮好的，是所有面试中最喜欢的
结果：offer get
★台积电
身为一个设计的学生，一直非常好奇 TSMC 在做什么
以及台积的流言是不是真的，还有面试的流程、福利之类的
感觉最近非常缺人，一次就丢两个缺给我，湿蚀刻跟黄光设备
两场面试排在同一天，每一场都约 50 分钟，大致上的流程为
适性测验->英文测验(免测)->十八厂一面(蚀刻)->用餐->十四厂一面(黄光)->主管二面
▲十八厂 WET Equipment Engineer
主管介绍先进制成 5 奈米 职缺、轮班
大夜班 两人一组 一次七天 七组轮班
个人自我介绍，有提到自己洗过 PCB
主管说自己以前做类比电路
介绍组合语言与 C++速度可以差到 20 倍
说制成、设备之间教学相长 氛围很棒
主要问人格特质、家庭经济状况、问硕士大学高中成绩
个人提问：台积电即将在美国设厂主管的看法是？
▲十四厂 黄光设备工程师
问我设计背景为什么想面设备，我说因为好奇 XD
表明黄光很操要学的东西很多
大夜班 两人一组 一次七天 六组轮班
设备不像黑手，比较像机台的医生 很多可以学
主管说制成比设备容易被裁员
而且黄光是先进制成中最致命的 机台最贵不太会失业
个人提问：我听亲戚说台积电硕毕 300 万是真的吗？
▲主管二面
开头问是否记得前两场面试主管的名字
主要问论文跟解决方法的能力 还有是否知道自身的缺点
强调轮班跟操（钱与操度成正比）调查家庭背景
轮班的状况可能持续 8 年除非升到主管 管理、责任职
有没有有去其他间面试、有没有考虑国考或国营、中钢
结果：婉拒后续
以上就是我的面试心得
跟板上的前辈们相比我还太浅了，如果有讲错也请不吝指教
也祝福各位后生晚辈们求职顺利！