由于这是个很有意思的题目，所以我稍微搜寻了一下相关的文献
又由于蔽人在下我的英文很烂，且这不在我的专业领域内,若有错误请帮忙指正，若是有
这方面专业者请不吝指教
我使用的初始关键字为cobalt damascene(以下我简称为钴制程),然后由reference搜寻到
相关的文献,大致上说的是copper damascene(以下简称铜制程)在10nm世代终结(这里的世
代就如同台积的16,10,7nm,非指damascene的pitch)
虽然说铜的电阻率比钴还低很多，但是铜制程中的阻障层(barrier)并不容易再减少厚度
，在铜电镀的过程中会因为可填入铜的体积剧减，产生空隙(void)
因此10nm以下,需要改进阻障层的材质或是采用新的导体，也就是钴
由于钴可以使用无电电镀底部成长型填充制程(electroless bottom up fill in),可以制
造
出无空隙(void free)导线，因次可藉次取代铜制程
对于一般半导体厂，铜制程依旧是最佳选择，因为铜的电阻率比钴低很多
对于台积、英特尔、***来说(我该提联电吗？),更先进的制程或许会采用钴制程
而最有潜力的运用商，会是DRAM厂
在高深宽接触窗( high aspect ratio contact)的金属填充上，底部成长型填充是非常有
吸引力的诱因
以上，提供给想知道更多的人一点个人所知的讯息

AMAT设备商王朝的领土 又扩展了一大步

长知识

长知识+1

推 谢谢分享

推

感谢 长知识了

认真！！感谢

受教了！

谢谢分享

推

长知识了

electroless 感觉是指化镀,是的话药水商应该很爽..bottom up fill in 有点像是深孔镀膜...y

受教了

barrier是哪一层阿]

electroless无电电镀 用化学氧化还原法镀

barrier在铜的底下。感谢补充我不知道的部份

推个

我现在就在观察双晶铜的void 我难过qq

应该很多人早就知道换成cobalt吧2 .3年前就在测试台积的Co pattern

没想到这么快qq

推～不过铜也能无电镀啊

感谢～长知识了

感谢 原本看到记者说铜导电>钴还以为是记者乱写写错是<

涨汁4了 推

不过Co不是取代Cu吧？

那镍没被尝试过吗?

metal layer吗?

有人研究Co的电迁移吗

恩 不知道EM严不严重..

感谢～

想请教文中指的铜通常都是较高等级的无氧铜吗

我看到的是(虽然文章有点旧2014) 把Co沉积在Ta/TaN上再fill Cu 可以 fill 更好减少 void https://goo.gl/tH3eUN

推!

无电镀杂质很多耶！ foundry 可以接受？ 有点怀疑！

感谢分享

Gap-fill

Cobalt EM比Cu好 用在连结上下层的via 基本上各层metal还是copper