由于这是个很有意思的题目，所以我稍微搜寻了一下相关的文献
又由于蔽人在下我的英文很烂，且这不在我的专业领域内,若有错误请帮忙指正，若是有
这方面专业者请不吝指教
我使用的初始关键字为cobalt damascene(以下我简称为钴制程),然后由reference搜寻到
相关的文献,大致上说的是copper damascene(以下简称铜制程)在10nm世代终结(这里的世
代就如同台积的16,10,7nm,非指damascene的pitch)
虽然说铜的电阻率比钴还低很多，但是铜制程中的阻障层(barrier)并不容易再减少厚度
，在铜电镀的过程中会因为可填入铜的体积剧减，产生空隙(void)
因此10nm以下,需要改进阻障层的材质或是采用新的导体，也就是钴
由于钴可以使用无电电镀底部成长型填充制程(electroless bottom up fill in),可以制
造
出无空隙(void free)导线，因次可藉次取代铜制程
对于一般半导体厂，铜制程依旧是最佳选择，因为铜的电阻率比钴低很多
对于台积、英特尔、***来说(我该提联电吗？),更先进的制程或许会采用钴制程
而最有潜力的运用商，会是DRAM厂
在高深宽接触窗( high aspect ratio contact)的金属填充上，底部成长型填充是非常有
吸引力的诱因
以上，提供给想知道更多的人一点个人所知的讯息