[面试] 瑞昱-SoC Verification Engineer

楼主: elaine86 (lilet)   2012-11-12 22:53:08
大家好~
想询问这职位的内容是?
不知板上有人是否对这职务熟悉,瑞昱半导体股份有限公司-SoC Verification Engineer
有被通知面试,本人目前工作经验为一年多,较偏向制程,
但对这职务有点陌生
在烦请板上的大大能告知相关的内容
ex:工作内容,工时,工作环境,公司气氛,薪资
也欢迎寄信
谢谢
作者: twsoriano (卡位)   2011-01-12 23:32:00
验 verilog code
作者: dakkk (我是牛我反刍)   2011-01-12 23:37:00
我猜是系统验证 没写过code的人不可能验verilog code
作者: pupucar (knock!knock!)   2011-01-13 00:25:00
会是CP FT QC之类的工作吗?
作者: cyyang (CCC)   2011-01-13 00:41:00
这应该是在写model验verilog
作者: idiott (蠢到不行的笨蛋)   2011-01-13 00:45:00
用Vera或systemC写model架testbench打pattern与制程跟后段
作者: idiott (蠢到不行的笨蛋)   2011-01-13 00:46:00
flow无关,验证IC行为是否正确
作者: TripleC   2011-01-13 05:26:00
systemverilog
作者: lave70   2011-01-13 12:45:00
这是前段的工作 CP FT等是IC做完回来后的工作 不一样不过我猜有可能会支援IC back bringup ?
作者: foxmoulder (X-file)   2011-01-13 19:35:00
TV不建议,有请DontGoRTK开释,CN可以试试看,DHC OOXX
作者: ataki (cancat)   2011-01-13 20:51:00
我倒觉得想转验证的话就算是TV也是不错的机会啊。这种缺让做制程的来面试满少见的。
作者: lave70   2011-01-13 21:49:00
不过如果之前都是做制程 那转做DV应该是完全不同的工作内容
作者: iamgyfan (人一定要靠自己)   2011-01-15 14:47:00
当天应该有见到面

Links booklink

Contact Us: admin [ a t ] ucptt.com