※ 引述《oca (nessun-dorma)》之铭言：
: 在文章最前面，我想先强调一点
: 对于股版来说有用的应该只有我回文的第一段！
: 我想说的只有一句，假如话题不是你专精的项目时，还是少讨论一些会比较好。
不好意思, 的确, 我承认我没投过FPGA
但...教学相长吧
: 可以请问你口中的 ASIC 排程为何？non-ASIC 排程又为何吗？
PM先开spec 软韧体等等各单位开始桥spec
假设是一个IP都很齐的状态下去弄, 跑完验证布局
再怎么快大概也是三个月到半年跑不掉
: 我们就先不管 qual 的验证时间，暂时忽略不计。
: 首先，你制程转变，是不是要有相关的产品能做验证确认没问题？请问产品哪来？
: 原先 tsmc 投产，拉到 intel 投片到芯片出来，你知道要多久吗？(正常 12 weesk)
看光罩总共几道 可能一道0.7~1天
晶圆回来后要测要切要打线要包package
这个都是能够推算的 正常大概抓2个月差不多阿
: 东西出来之后还要验证 ok，才能把相关样品丢给下游客户做测试与认证。
: 可以请你解释什么叫做 不倾向用一般的 ASIC 排程去看 吗？
或许我讲得太过广泛 我说的ASIC就指SOC吧
FPGA跟我所谓的ASIC(SOC)比
光是开规格花的时间就不同了 (FPGA市占就是那两家啦 你也不必花时间了)
被规格卡死硬件的设计effort就不同 (ASIC你敢无视area跟power就是等死)
会不会卡在软韧体开发时间就不同了 (好啦 FPGA也是要开发synthesis tool 算你也有花)
要做的验证不同 (有些ASIC就是会开那种很高的ESD spec)
更不用面对ASIC可能几十个客户拿着奇怪的host要你过认证
当然啦 FPGA难处的不一样 光是要能弄好软件可以让客户满意flooplan就很难
: (简单的说，换制程参数完全不同，错了搞不好就是 12 周重跑
: 到底有什么证据可以让原 po 这么有信心的那么与众不同？
调制程重跑12周会死人的啦
在生产过程就会弄各种参数就先让你统计了
送样的时候当然是挑过的给客户用
: 就如同上面所说的，实际上一个产品从制程验证到可量产都是需要很长时间的。
: 通常只要一个参数的错误，可能就是整套或半套的重来！至少就是两三个月起跳。
: 过往 Qcom 一直是 TSMC 的最佳伙伴，但是也在 28nm 的产能限制上被烫到。
: 到了新一代产品，一开始就新增 2nd source 一点也不奇怪。
: 而且 2nd source 当然要先做好，难道等第一供应商出问题后再花三个月来转移吗？
: 我再以一般系统厂能理解的说法来解释：
: 请问在 BOM 上面建立 2nd source，难道就代表着会对 2nd source 大量采购吗？
: 也就是说，Qcom 今天会到 non-TSMC 的工厂去试生产根本不是什么奇怪的事。
这个例子不太一样 你换BOM 较大问题是价格
你投到另外一厂 APR到wafer都要重调 养的那些RD才是成本
但是从另一方面来说 如果是要samsung要拉客户 QCOM花的力气就不一样了
就像以前smic搞的t-like 就是希望你能少痛一点转过去
良率出来不好 效能不好 晶圆厂就吞下去帮你调到能用
然后补充一下 现在先进制程的光罩是很贵的
虽然对高通来说也是九牛一毛 但也不排除三星免费让高通用
谢你的指教 真的隔行如隔山囉
我很多不懂 请不吝指教