[理工] 计组 1-bit full adder

楼主: befdawn (橙花雨露)   2018-11-04 15:11:52
https://i.imgur.com/cb77hJK.png
张凡上课有提到,
“要三个输入都对的情况下,经过 3 个 gate delay,sum 的结果才会是对的。
如果其中有一个不对,经过 3 个 gate delay 还是会错”
请问这个意思是,只有当最后结果 sum=1 时才对吗?
像是
(上图的图表第二列)a=0 b=0 cin=1,使得 sum=1
作者: jjuussttiinn (鲁鲁丑丑宅)   2018-11-04 15:30:00
意思应该是要做sum的abc可能不同时抵达 等到三个都到了以后过3个delay才会得到正确结果
作者: meokay (我可以)   2018-11-04 15:58:00
小于3个之前可能有值 但是错的 到3才是都对
作者: skyHuan (Huan)   2018-11-04 16:02:00
3个gate delay就是not/and/or gate应该是你误会意思了,你可以直接用加法想,a, b, cin有两个以上的1才会进位cout才会=1,有1个或3个的时候sum才会=1
作者: o5739201 (车贷学贷付二贷)   2018-11-04 19:05:00
不是值的问题 是到达时间的问题 你算15+17的时后十位数的部份 如果5+7的进位10还没到是不是只有20 这样就是错的 要等上一个位数的carry到sum才会对

Links booklink

Contact Us: admin [ a t ] ucptt.com