1.科目：verilog, digital ic design flow
2.地点：线上教学
3.时间：有共识后即可
4.希望待遇：1250/h (一次上课为两小时)
5.教师性别：男
6.学历：中正资工硕士
7.连络方式：站内信，有共识后加line
8.自介或经历：
大学和研究所都是从事相关研究(verilog,FPGA)，发表的专题有得到名次
以及论文有在国际会议中发表，同时担任相关课程助教，期间有通过国家实验研
究院台湾半导体研究中心所举办的数位ic设计检定，毕业后在前几大ic design
house任职
教学内容为"初级"适合给以下的族群:
1. 相关科系或非本科想学习数位ic设计的同学
2. 想跨领域转入ic设计但没有相关经验的上班族