代PO
小弟在某间外商猪屎屋，才来一年而已研替还没走完，职位是Digital IC Design Engine
er
最近公司部门有新的专案要做
主要是开发新的Power Management 数位化的项目
不过主管人很好也有给我一些选项选择
1.留在原本的工作项目继续做开发，但目前就是个Project的接线生而已，还没有真正参
与到核心的设计，因为原本做的人比较多
2.跟另一位前辈学新的东西，内容包括一些验证的工具、语言，含System Verilog、Form
al Verification，可能未来上手后会比较快参与架构的设计
想问的是Formal Verification值得学吗？
不知道其他公司相似的工作有没有在用
谢谢大家