说到验证DV，大致上分成三类：
logic verification, architecture verification, post-silicon,
就业市场上面，九成九的DV都是做logic verification，
工作内容就跟乡民说的一样，
写SV, testbench, test pattern, random-constrain,
固然现在的DV用很多SV UVM以及OOP的概念，
但是真正用到很深的UVM OOP的公司非常少，
即使我当年在高通跟ARM,
UVM也只是公司内刚刚开始架构而已，
所以资工在logic verification的优势没有那么明显，
反而会被要求对逻辑设计的理解要很深，
比方说很多大公司的DV面试还是考设计state machine, vending machine,
标准考题是设计贩卖机能够收铜板卖饮料然后找零钱，
这个根本就是Design Engineer的考题，
很少公司的DV会去考UVM以及OOP，微软DV有考,
更夸张的是我从前当面试官面试了上百人，
我每次都只考两题: 用SV sorting array, reverse link-list，
（微软DV会考这两题），
十年来上百人面试，没有任何一个人能够回答这两个问题，
你就知道业界对DV的程式设计能力要求有多低
而且logic verification真的就是Design Engineer的小弟，
是Design Engineer赏口饭给小弟吃的，
你要验证的block必须是DE愿意给你验，
完全看DE脸色，不要相信什么资深工程师才能当DV的鬼话
相对而言，
architecture verification, post-silicon才是真的吃经验跟资工系的专长，
但是这种缺非常少，
因为大部分的IC设计都很小也不太需要这两项，
除非你的设计非常大而且也跟CPU AI相关才会比较需要这两项，
而且CPU AI的设计对architecture还有软件专长的要求非常重视，
比方说，CPU AI设计必须有相对应的compiler, os driver/kernel,
这个已经完全跳脱逻辑设计的层面，
不管你的逻辑设计多好，
要是不懂软件，编译器以及OS的概念，
你设计出来的芯片就是垃圾，
即使是logic bug-free也是一样垃圾，
这才是资工系在这地方最拿发挥才能的地方
比方说，当年我在做SnapDragon的时候，
有一套ARM architecture tests, 大概几百万个tests,
这是个ARM给的公版 architecture tests，
ARM要求必须all pass才能卖芯片，
这个就像是个black box testing一样，
而且是你完全不能改的tests,
当时有几个fail是真的架构设计出了问题，
只有跑在特殊的软件/compiler/OS场景才会发生，
这个DE根本不懂也不会debug,
只有资工背景的人才有办法抓出问题，
当年我在高通就是带一群人做这个，
全公司我应该是最懂整个ARM架构的人，
同样的设计AI芯片，
你必须在上面跑各式各样的ML Model做验证,
这也非常需要资工跟软件的背景，
至于post-silicon是另外一个故事了，
这个更是需要资工跟软件背景，
基本上我在各大公司最后也是关键的部分都是post-silicon的地方，
里头故事很多
※ 引述《jpopaholic (日音スキ)》之铭言：
: ※ 引述《Kuba4ma ()》之铭言：
: : 目前所知资工去猪屎屋的职缺
: : 好像就算法和软韧体最为大宗
: : 软韧体听说是在担屎
: : 会写C就好 工作较操 很缺人 比较不看重学历(四中硕就可以进一线)
: : 相对算法就可能要四大学硕毕
: : 我这样的理解有错误吗
: 会吗，理论上资工有部分会碰到电机的部分
: 电机也会碰到资工的部分
: 像计算机组织，资工和电机都会碰到，只是一个必修另一个选修
: 数位电路设计/实验 资工和电机都会碰
: ....
: 毕竟软硬件相辅相成
: 我论文几乎都在做hadoop
: 还是一样进猪屎屋，就算面试讲论文出来猪屎屋的人也多半听不懂
: 所以谁说资工只能进这两个职位
: 你有两把刷子照样也可以当DD
: 虽然我是DV
: 我还听过光电进DV的
: 虽然不论DD或DV电机比较多就是了
: 但是目前DV比较热门，而且比较不限科系
: 毕竟DD和DV都是差不多想法会进入验不到的盲点

链接反转在CS是送分题Quick sort和merge sort也是必背考古题，几乎是要能够随时随地默写出来答案

太麻烦了 一加一等于二就可以让64位元加法器测试通过

你这样说出来，那个推文说de leader该由dv当的脸很肿

很猛

所以年薪有上看千万吗

应该有五十镁

非相关产业，请问原PO的意思是有九成DV做的事，DE也能做，只是多找一个小弟来做的意思吗？但剩下一成的DV才是芯片设计的领航人

说真的要做CPU的时候不管你是EE或CS背景都要把computerarchitecture 弄得很熟, architecture compliance tests应应该是要做到DE/DV都有能力debug才是正解

DV DE 还是差蛮多的@[email protected]~但找工作DV好找很多

对于自己设计的东西验证的强度应该要大于公版ACK才对

看来这位大大都绕了一圈 现在应该是某A公司不过做硬再怎么做 薪水软的还是屌打

q.sort(); q.reverse(); 写完了

sv不是本来就有array sort吗…

UVM现在好多都要了 Bcom IBM 甚至WD都要

top level测到的问题值得回block level检讨为什漏掉

感谢经验分享

螃蟹有考UVM不同transactor如何传递

所以现在到底是谁在说台湾资工不好只能出国的连猪屎屋非软韧都有职缺

Compiler 也是在做 Porting 吧。现在那需要设计Compiler

是资工“学生”不屑猪屎屋的天花板情结比较重吧，猪屎屋的电机工作内容有涵盖资工领域，浅一点的电机自己cover，深一点的公司倾向找纯软，但偏偏资工“学生”说那根本不能算是，已经是夕阳产业了

推经验分享

推

专业给推

跪求内推

我做过两年的arch dv，真的很好玩那阵子应该是我工作以来学到最多东西的时候arch dv要做到顶尖，真的是从arch到sw stack都要弄得很清晰然后我们team面试新人也是考C++和arch为主后来会离开主要是受不了整天跟一堆自己不会debug又自作聪明的老印DE吵架...

感谢分享

post silicon 可以多讲一点吗? 是指刷fail ic? or?

楼上 软件就是上帝，哪怕再废的程式都不能出错除非从作业系统到编译器到原始码都有自制的掌控力

推分享

Formal verification其实也蛮适合资工作的

台湾找的到formal verification的职缺吗

偏偏现在很多人只会call api

formal verification 台湾公司有用越多越多的趋势，但现在还不成气候，Cadence Synopsys formal Tool 开发还比较多接触机会

call api何错之有?

Call api 没错，只会 call api 有错

谢谢前辈分享，在oversea_job就看过你的许多热心分享文 :)

感谢分享