Re: [请益] Dram跟logical ICs差别在哪?

楼主: sendtony6 (TY)   2019-01-07 10:39:33
※ 引述《jfsu (水精灵)》之铭言:
: ※ 引述《MSE2005 (混吃等老死)》之铭言:
: : 今天跟友人聊到这话题, 突然有点脑袋当机的fu,
: : 讲到Dram, logic IC, 大家都可以马上反应出是哪些公司在做,
: : 哪些是该领域技术领先者,
: : 但是仔细想想, 对工程师而言, 不管你是在TSMC或是在美光,
: : 一样式做黄光, 蚀刻, 电镀.....
: : 那两者差别在哪?
: : 我可以这样说吗?
: : 同样是木工跟水电, 上面设计师不一样(dram, logic),
: : 所以有些去盖巨蛋, 有些去盖高铁, 有些去盖豪宅,
: : 虽然都是水电木工, 但是后来分化的强项就不一样
: : 还是说, dram比较像是专门生产系统柜的公司,
: : 然后logic比较像是统包监工(室内设计师)要把不同的家具系统柜最美化
: : dram一样有线宽竞争 (虽然该线宽的定义跟logic不同)
: : TSMC一样有接dram的单....所以表示TSMC要发展dram也不是不可能,
: : 那么, 台湾会输掉dram的原因是什么?
: 原文的推文中,其实多少有提到两者的差异性。
: 这样说好了,DRAM或是其他所谓的内存制程,所注重的是〔前段制程〕,
: 即重视元件的制作。逻辑IC所注重的是〔后段制程〕,也就是金属连接线之间的处理
: 例如,使用铜制程或是Low-K的材料减少RC delay,或是使用High-K/Metal-K来减少
: 电晶体闸极漏电流或是加快切换速度。
: 台湾的内存公司并不会将太多的人力投注于后段部份,毕竟,内存产品的重点是在
: 记忆元件(或是称为记忆细胞(cell),如同大家所熟知DRAM的1T+1C的架构。公司会研究
: 你要用沟渠式(trench)或是堆叠式(stack)去长出好的电容,毕竟,这是DRAM cell的
: 精华所在,如果连cell都长不好,遑论其他的部份。至于DRAM cell以外的周边电路
: 只要可以正常操作就已足够,因为公司也没太多钱让你去烧...。
呵,小弟刚好略懂略懂
这个问题大概每隔一阵子就会人问
然后就不了了之
我刚出来混的时候也有过相同的疑问,跑去问在逻辑厂工作15年经验的学长
只得到一个很简单的答案 : 因为dram layout简单啊,所以台湾才被打趴
那既然这样,为什么5毛没有打趴韩狗人???
拿这两个制程来相比,硬要说谁比较难,其实很像在问岳飞打张飞
这个问题要从电脑的架构开始说起,电脑的架构是冯纽曼设计与实现的
CPU+Dram+硬盘 是这个架构的最根本
彼此无法互相取代彼此的功能
CPU就像工人
Dram是工人的工作台
硬盘是工人的抽屉或仓库
当一个指令来的时候,工人负责运算,运算期间的半成品或结果需要暂时放在工作台上
当完成后的成品则是会送到硬盘存起来
所以前面有人说 nand flash可以取代dram,只能说那是不可能的事
因为你可能没搞清楚什么是flash
nand flash的功能是硬盘的功能
有人说dram重前段,逻辑重后段,这个话其实不对,dram几家大厂早就引进铜制程了
真的要来比low k材料,逻辑可能还输dram(三星有一篇用air gap专利来当low k,好啦,
其实美光海力士都有)
所有的介电常数应该没有比空气更低了吧
我只能说各有千秋,这样比意义不大
: 这些制程考量的差义,自然而然就会反应在电路设计上。
这个你说反了,其实是因为功能性不同,所以电路设计就会不同,导致制程上有差异
因为功能不一样(一个是工人,一个是工作台),所以电路设计上逻辑不需要电容,少了一
个电容结构,制程上就完全不一样,就像flash多一个浮动闸极,制程上也完全不一样
: (一个使用全新的制程所设计的内存产品从design start到Tapeout可能需要8~12个月
没有喔,一个dram世代开发至少要2年
: 相对而言,逻辑产品可能就短的多了)
: 再者,你也提到一个差异点,好比我们称这是XX奈米的制程,这些数字:
: 对逻辑产品而言,指的是电路布局上的闸极宽度(gate length)
呃,其实对一半,xx奈米制程还要考虑电路中相邻两条线最短的距离(俗称: weak point)
所以不完全是指STI的宽
: 对DRAM产品而言,指的是二分之一的pitch (spacing + width)
不是哦,dram的xx奈米指的是cell内电容的面积或是闸极的宽度
因为只有cell越小,能存的数据多工作台才会越大
: 对Flash产品而言,指的是相邻两个浮动闸极(floating gate)的距离
好像也不太对。。。Nand flash的xx奈米就是闸极宽
: 这些都是不同的意义。(搞不好,有些人都分不清上述的区别!)
简单来说,xx奈米都是指在该制程上线宽的极限,只是这个极限值有可能是在STI or 电
路 or cell 上
不见得都是指电晶体就是了
: 另外,台积当然可以搞个DRAM制程。别说是DRAM, Flash/PCM/ReRAM也都没问题,毕竟
: 这些内存产品都是相容于CMOS制程,差在于多几层光罩而已。(当然啦,多这几层光

我只能说概念对了,但是不是只有差在光罩而已
你叫台积立马做一个像三星这样只有面积16奈米但是高度要1.2um的结构出来
你在逻辑理面是不可能看到这种结构
如果那么简单,5毛应该早就超英干美干韩了
: 就能搞得你不要不要的~~)
: 只是,这要花多少钱?毕竟公司是以赚钱为目的,内存市场的代工利润是不是够好?
: 产能利用率高不高?市场在哪边?....等等许多因素要考虑。韩国,如三星,几乎是
: 倾尽国力去support这家公司,光是研发费用可能就远远超过台湾所有DRAM厂的某N季
: 的总营收...
: 台湾DRAM厂多半只能寻求欧美日的结盟,签签技转,空个产能出来...毕竟现在
: 要赶上世代的落差已是不可能的事...。
我只能说,你想的太简单了,逻辑可以客制化,dram当然也可以
南华亚也都有客制化的商品
客制化不见得是要最新的技术
总而言之,台湾dram厂会挫败原因不是因为dram制程简单,而是因为一开始走的路线就错
了,没有自主开发(惯老板只想赚快钱,才会被三爽打趴)
后面就只好赚辛苦钱,赚来的钱又拿去买专利,如果对手削价,整个就爆炸了
(其实三爽的七伤拳自己也是伤很重,只有消费者真的赚到)
逻辑厂一开始就是自主开发,所以才会造就gg帝国
如果逻辑厂一开始也是靠买专利,搞不好死的比dram还快
因为逻辑厂没单就是死路一条,dram厂还可以作起来放著等价码好再卖(银根够厚的话,
所以有富爸爸的南亚还活着)
以上如果有错,欢迎高手指正
作者: MSE2005 (混吃等老死)   2019-01-07 10:45:00
感谢回复, 这串讨论串真刺激
作者: fire124 (Jack The Ripper)   2019-01-07 10:51:00
这篇不错
作者: tn00710191 (Steve)   2019-01-07 11:13:00
当初GG铜制程选择自行研发是重要的分水岭同时期的U选择IBM授权技术 即便后来有自行研发的技术也只能固守28nm 先进制程根本没钱玩 也玩不起 再看看最近Dram风波...如果当初政府没挡让相关技术外流到中国可能更惨
作者: gj942l41l4 (米食主義者)   2019-01-07 11:16:00
作者: jasontmk (牧羊犬~~~)   2019-01-07 11:21:00
有看有推 谢谢
作者: feel159357 (kobukuro)   2019-01-07 11:27:00
正确 巷子内的 南亚科靠着台塑四宝硬撑过来的
作者: barry610171 (小小羊)   2019-01-07 11:56:00
华邦其实也是差不多
作者: s1an (vul3m4)   2019-01-07 12:01:00
NAND当DRAM用 > NVDIMM
作者: Peterchiu852 (深玥)   2019-01-07 12:02:00
感谢,长知识
作者: jfsu (水精灵)   2019-01-07 12:05:00
Nand flash的xx奈米就是闸极宽 <--你指的是CG还是FG?还是periphery gate的length?有些DRAM厂商在制程节点上的定义是不太一样,但Flash我为是相邻两个FG的距离。
作者: deltarobot (翻出来比大只小只啊)   2019-01-07 12:25:00
发文了 给推
作者: sqt (深海)   2019-01-07 12:30:00
推,难得有用的知识讨论题
作者: Howlongbin (郝龙冰)   2019-01-07 12:31:00
华邦TE部门跟TD部门互相讨论有点猛
作者: homer00 (肥宅乡民)   2019-01-07 12:37:00
好奇那WINBOND怎么撑住的(?
作者: erial (erial)   2019-01-07 16:03:00
这篇有专业 看不懂只能推了
作者: STUNN (STUNN)   2019-01-07 17:06:00
作者: PHXD (XD)   2019-01-07 17:51:00
我也觉得你的dram/nand 的定义跟我理解不同,我跟水精灵的看法一样
作者: louis1704 (一七零四)   2019-01-07 18:00:00
有看有推
作者: EoFour (Eo4)   2019-01-07 19:01:00
大推这串讨论列
作者: Cramael (( ′▽`)-o█)   2019-01-07 19:36:00
? Logic BEoL 7-11层,DRAM 2-3层..跟我说memory很早进铜制程?
作者: Armuu (阿ㄇㄧㄨ)   2019-01-07 19:43:00
作者: whsh3310 (QQTTQQ)   2019-01-07 22:40:00
我觉得你应该是DRAM背景 你的用语都不是做logic常用的因为做logic最常讲的就是gate length (poly pitch)或是直接说fin pitch 很少人拿STI出来讲
作者: wu128pcman (wu128man)   2019-01-07 22:49:00
知识文 推!
作者: jwphwilly   2019-01-07 23:06:00
优质文章推
作者: toypoodle007 (玩具贵宾狗)   2019-01-07 23:38:00
邦邦果然猛
作者: hastick007 (先生先生要办好人卡吗?)   2019-01-08 02:05:00
逻辑制程线宽指的就是POLY gate length on active are

Links booklink

Contact Us: admin [ a t ] ucptt.com