从以前在合成电路的时候就有这种想法
无论写的电路多烂
Design Compiler总是无怨无悔的进行合成
一句抱怨也没有,着实让人佩服
有时候明知道自己写了个垃圾,还是喂给他合的时候
看着他艰辛的进行global optimization
很想叫他:“停下来!别再合了!这样下去你会坏掉的!!!”QQ
可他还是毅然决然、不发一语的继续合著...
通常只要RTL没有太大的问题
电路也一定合得出来(不管timing violation的话)
想请问为什么design compiler这么猛阿?
有人可以告诉肥宅我吗?
肥宅我真的好想进synopsys喔QQ