楼主:
conbanwa (å±å±å±±çš„奶彈洨妹)
2015-07-11 17:24:35如题 小弟因为要报PAPER 所以无意间发现这个东西
high level synthesis 高阶合成
指以高阶语言描述电路 并转换为RTL Code
维基上面写约略80年代就有开始发展 但大多都不太成功
直到最近两三年 Xilinx 的 AutoESL's AutoPilot 这套工具算是有比较大的进展
想请问这东西的未来 因为上网了看了许多PAPER与文件 发现对于不同层级的设计者
从高阶语言与硬件描述语言之间看法与实作上的歧异
高阶合成的概念似乎有它的价值在 想请问各位先进这东西将来在台湾有搞头吗
因为听前人所说目前电路设计依然是verilog VHDL为主 谢谢大家
作者:
quartics (Smart is the new Sexy)
2015-07-11 17:37:00目前看起来没搞头
作者:
kuoll (kuoll)
2015-07-11 18:04:00不敢用 不知道它合出来与我原始想法差多少
作者:
dakkk (我是牛我反刍)
2015-07-11 18:11:00没有 因为组合出来的电路巨大
有啊 systemC to verilog 不过通常转完要在翻修一次gate count
作者:
obov (来嘘苍真)
2015-07-11 18:25:00这种东西不是已经没啥人关住很久惹
作者:
abyssa1 (abyssa1)
2015-07-11 19:40:00Synopsis跟Cadence都有solution, 去问他们谁有用啊
想兜in-house IP的国际系统厂有在用，台厂猪屎屋很少
作者:
andy261 (step by step)
2015-07-12 01:13:00没搞头...... 数位设计一定会RTL
作者:
bcew (bcew)
2015-07-12 03:07:00NEC的CWB看起来蛮强的，但他们用在CPU、GPU，问过讲师
作者: ipieee (ipieee) 2015-07-12 07:54:00
感觉只是个噱头 实际上用的人很少
作者:
aowen (...)
2015-07-12 09:36:00目前麻烦的不是写code而是模拟和后段 等design更复杂才有机会吧
作者:
xanter (南宫恨)
2015-07-13 00:05:00有办法写的又快合出来gate count又小再说