小弟 116电机硕毕
最近刚面试完 无聊来赚个P币
由于剩两个月退伍，所以把履历打开，开始找工作
公司询问的热络度比我预期高出许多，毕竟我离退伍还有2个多月
打来询问的公司:群创光电、华硕、智原科技、芯鼎科技、捷达科技、凌华科技、
金丽科技、威盛电子、芯片光电、松翰科技、联阳半导体、奇景光电、群联电子、
厚翼科技、知亿科技、奕力科技、新唐科技、联咏科技、晨星半导体、祥硕科技、
新代科技、德州仪器
而有答应面试的有: 智原科技、芯鼎科技、威盛电子、群联电子、晨星半导体
首先第一个面试的是 智原科技
公司大厅真的是蛮气派的 不愧有个富爸爸，人资也算是稍有水准
而且值得一提的是大厅左转有一面白色的墙，上面刻所有著名design house的英文缩写
一开始做做简单的性向测验，而我因为有多益证明所以不用考英文。
接下来就是三个部门的面试:高速传输接口、多媒体IC设计、ASIC Consultant
第一个部门的主管都笑笑的，主要叫我自我介绍，然后问硕士论文有关的问题
以及设计过那些Design，然后简单问一下Setup time、Hold time的观念
最后就是介绍他们部门主要做什么，客户有谁...等等。
第二个部门先叫我自我介绍，介绍完后考一题上下数器，只能用一个加法器
而且不能靠EDA tool，又靠coding style来化简。
如果各位有兴趣，我在说怎写 不过蛮简单的。最后就是介绍他们部门与竞争对手。
第三个部门主管一进来就介绍他们部门，然后就问有没有兴趣，
这个部门"听说"好像是爽缺中的爽缺(ASIC Consultant.)
结果:二面通知
智原复试:
我一开始以为这次的二面应该会很轻松，结果部长算是蛮严肃的
一进来叫我坐下，就直接说:那我们来考几个问题吧!
一开始先考一个edge trigger，然后Setup time hold time
再考一个8K的SRAM拆成两个4K的SRAM，应该如何设计
最后考一下Crossing clock domain的概念，最后问有没有问题想问他。
结果:口头offer
第二个面试是威盛电子(VIA)
去面试的时候，刚好人资请假，所以就由主管直接接待
一开始也是做做性向测验，是用纸本的(跟智原的专业度感觉有差)
主管也蛮严肃的，一开始先叫我介绍，然后介绍一下有关硬件设计的课程。
之后就考了setup time、hold time，mealy moore machine、以及卡诺图化简
然后介绍他们公司，主要做影像压缩的技术，
最后谈一下他们offer就是 45k/month 不保14(如果不能透漏，我再修掉)
结果:口头offer
第三个面试是芯鼎科技
芯鼎其实就是凌阳的子公司，
一开始也是做性向测验，然后英文测验，以及考卷
其中考卷包含经典的糖果纸、谁说谎、天平、以及Design compiler的set_input_delay、
除3电路、code的debug等
然后就等主管近来，主管蛮年轻的，也是叫我谈一下有关数位IC的修课内容，然后硕士论
文。
最后简单介绍一下他们team的运作，主要也是做codec的影像压缩
结果:通知二面
第四个面试是群联电子 eMMC部门(竹南)
一开始进去人资会先进来跟你聊一下，
例如:
遭遇过什么困难、如何解决、人格特质是什么呀、个人的优缺点...等等
顺便问一下能接受的薪资范围大概多少，顺便强调一下我们这的薪水不输联发科XD
然后给你一张性向测验作答，之后就等主管进来了。
主管问几个问题:
(1)用NMOS、PMOS兜出一个inverter、NAND
(2)关于Setup time的问题
(3)除频电路、Blocking Non-blocking、XOR truth table.
最后就是介绍他们部门主要做什么与谁合作等等。
结果:offer get
最后一个面试是晨星半导体(竹北)
晨星比较特别的是自己要带自我介绍的投影片
投影片包含个人简历与硕士论文
主管对硕士论文的硬件部分提出比较多问题
最后就考一个Verilog。
题目:
输入为1后，需要过2个Clock，输出才为1，并维持3个Cycle
写完Verilog code后，要求你画出Gate-level
考完专业后，一样是介绍部门，还有聊聊天
结果:offer get
由于面试到最后真的蛮累的(精力与金钱)，
而且正在服役中，假特别难搞。所以联咏与新唐科技的面试就推掉了
还有几个大厂，如联发科，瑞昱也没去投履历。
结语:
人生总是充满意外，原本就学期间最向往的是联发跟联咏科技
最后有面试邀约却拒绝了
以上，希望对将要面试的人有帮助
最后给要面试的新鲜人几个建议:
(1)主管进来的时候，可以先站起来(礼貌问题)
(2)可以主动要求自我介绍
(3)尽量保持自信，眼神不要恍惚