请问数位ic设计职缺好像有分成 设计、验証、写IP的model
想请教的是 数位ic的设计不是先用verilog写出要的功能
然后再用verilog写出waveform来测功能写的对不对吗?
还是验証的职缺作的验証方式又是不同的?
另外想请问用verilog写IP的model是又算另一种工作类型吗?
写model的好像没看到什么讨论 不知发展性如何?若转设计或验証的工作容易吗?
谢谢~

现在验证还有人用verilog?! 至少都用sv了吧

听起来像刚毕业= =?

验证使用sv越来越多了