楼主:
ttokin (痛苦和骄傲)
2014-03-07 23:29:07小弟入行四年 大都待在小design house
最近公司schedule压的很紧 弄layout整合的又很菜
就被叫去一起帮看 whole-chip LVS
虽然以前LAB有学过design flow 不过对于解LVS还是不在行
但layout主管对于做design的不会解LVS 觉得不可思议
虽说 有些公司RD也是要自己画layout
不过对于analog RD来说到底是必备的吗?
作者:
FUNG73 (>_^~* )
2014-03-07 23:34:00这个不会真的会被人家质疑你analog在做什么的....
作者:
dakkk (我是牛我反刍)
2014-03-07 23:34:00不是 也是会有专职的layout人员
作者:
dakkk (我是牛我反刍)
2014-03-07 23:35:00很多类比RD下对策而已
作者:
dakkk (我是牛我反刍)
2014-03-07 23:36:00但有bug你不会看 layout人员更无解
解lvs 跟会layout本质上不一样八..除非你说的layout指的是开laker画的话..是没错啦
作者:
obov (来嘘苍真)
2014-03-07 23:44:00老实说这东西很吃tool跟经验
楼主:
ttokin (痛苦和骄傲)
2014-03-07 23:46:00小弟指的会layout是可以自己画 自己debug
作者:
pdaer (NONE)
2014-03-07 23:52:00解lvs不是去看指令?这需要designer自己解?不是巴?!
作者:
pdaer (NONE)
2014-03-07 23:53:00虽然说如果熟CAD tool的lvs语法可以帮忙 但要RD跳下去也太..
作者:
dakkk (我是牛我反刍)
2014-03-07 23:55:00他说whole chip 也就是说 把个别lay的合起来时会有lvs err?
楼主:
ttokin (痛苦和骄傲)
2014-03-08 00:05:00个别的都pass。全部连完有error 好像还有很多线short
作者:
obov (来嘘苍真)
2014-03-08 00:18:00还有什么好说的 作integration那个太废 文章都讲惹菜鸟
作者:
obov (来嘘苍真)
2014-03-08 00:19:00叫他一条一条自己去查阿 马的 designer地位很高的
designer地位很高?? 只能说工作多年看下来，职位没什么
尊卑，没后端support靠designer能干嘛?大家都是小螺丝
作者:
dakkk (我是牛我反刍)
2014-03-08 00:31:00其实要看老板 但多半的design house 很挺Designer
作者:
dakkk (我是牛我反刍)
2014-03-08 00:32:00各部门都要优先支援RD
designer地位如何是靠你的专业和能力累积出来的，而不
是自我膨胀自认为高人一等。 这样迟早被后端的人修理
术业有专攻，先进制程layout,有多少designer能自己做?
作者:
coolQQ (123)
2014-03-08 00:37:00layout人员要解掉LVS error吧，有经验的会跟你说是layout有问题还是schematic有错误
现在EDA tool都蛮聪明的，LVS error方向抓不出是夸张点但够专业的analog RD应该可以看出端倪提供线索
作者:
jamtu (月光下的智慧)
2014-03-08 02:30:00每一代tool版本不一样吧 即便当学生换了一个版本就要适应突然出问题要找完全是吃经验 跟程度半点关系都没有
作者:
jamtu (月光下的智慧)
2014-03-08 02:31:00难道你要expect那些国际大咖教授知道出现0个错很可能表示你把VDD跟GND连在一起了...
作者:
obov (来嘘苍真)
2014-03-08 02:41:00analog RD去抓whole chip lvs error? 真的颇ㄏ都入行四年惹该有的价值能力摆在正确位置才对
作者:
obov (来嘘苍真)
2014-03-08 02:43:00没有什么自我膨胀高人一等喇 先进制程layout也就比较复杂是说whole chip layout又不是叫你去搞那种dummy还pitch rule
作者:
obov (来嘘苍真)
2014-03-08 02:44:00林杯layout engineer看多惹喇 专业? 颗颗
作者:
obov (来嘘苍真)
2014-03-08 02:53:00哀 都出来混那摸多年惹 上网又何必假掰呢 ㄎㄎ
作者:
bxxl (bool)
2014-03-08 08:06:00既然术业有专攻,layout解自己工作上的问题不是应该的吗?
作者:
bxxl (bool)
2014-03-08 08:07:00而不是要找人来帮忙,别人帮不了又反过来质疑别人不行说到底这是谁的责任 谁的业务范围?
作者:
h9602b (电子学)
2014-03-08 08:21:00whole chip lvs能出问题的点太多了，叫cad team 的人一起看比较实在
作者:
h9602b (电子学)
2014-03-08 08:30:00就遇过sram的spice 出现scale, std cell没有，单位对不起来，结果report档几百mb,还显示一堆connection error,这你
作者:
h9602b (电子学)
2014-03-08 08:31:00从头一条一条看，看一年也看不出来，如果各block单独验都没问题，叫cad的人帮忙看会比较快，这不是layout出错的机会很大
作者:
hoyo992 (hoyo992)
2014-03-08 09:15:00查lvs就用hcell的方式检查,之后一层层往上检查
作者:
hoyo992 (hoyo992)
2014-03-08 09:16:00我们公司的design都没给过正确的SPI,每次我都自己改给他们
小弟在敝司待六年 还没被layout叫去解LVS过
Sub block就算了 whole chip就颇ㄏ
作者:
totqoq (爱睡觉)
2014-03-08 11:42:00看一下可以,叫designer解就太过份,谁知道你鬼画符是画啥
作者:
coolQQ (123)
2014-03-08 12:42:00RD一定看得懂layout在画什么，有些较敏感讯号要特别处理
作者:
coolQQ (123)
2014-03-08 12:43:00比较常遇到spice写错或layout device画错
作者:
cobrasgo (人鱼线变成鲔鱼线，超帅)
2014-03-08 18:53:00是我会很开心可以多学东西，RD多懂东西总是好的
作者:
laker020 (Devin)
2014-03-08 22:53:00哪一家类比RD..需要自己画layout..说来听听..Orz
作者: jsp0520 (Enzo) 2014-03-09 01:55:00
<---自己排layout的RD ... 还要帮忙看 DRC/LVS @@
作者: JustinT (STK) 2014-03-09 11:20:00
其实强的Analog RD是都要会的，你是台清交毕业的学生吗？
作者:
muimio (miu)
2014-03-09 11:48:00先看lvs error~是线路不对还是device对不到
我觉得 layout 没办法找到 lvs 的错误这一点本身有点夸张