※ 引述《ultra120 (原厂打手 !!!)》之铭言：
: 日前Intel公布了XEON处理器路线图，今年第一季交付Sapphire Rapids，制程
: 架构都与12代Core同款(当然只有大核)，支援八通道DDR4、PCIe 5.0
: 可选整合最多64GB HBM2e内存
: ISSCC 2022国际固态电路大会上Intel又大方地公布了Sapphire Rapids的内核照
: 结构简图，芯片大神Locuza则据此进行分析对每个模组都做了标注。
: 这次终于明确了Sapphire Rapids的核心数量，实际开启的确实是56个
: 但原生并非64个，而是60个。Sapphire Rapids采用小芯片封装
: 内部整合四个Die彼此透过EMIB桥接互连。
: 根据官方核心照，其中一块并非CPU核心，而是内存控制器单元
: 和旁边的内存PHY实体层相连，实际上每个Die是15个核心(开启14个)
: 同样是小芯片，Intel、AMD走的是不同路线。AMD单独将I/O部分做成了一个Die芯片
: Intel则是每个Die芯片都是完整的，包括所有必要模组
: 甚至单独拿出来都可以做一颗处理器，这样划分不同型号更为简单
: 每个CPU核心有1.875MB L3，整个处理器共计112.5MB，实际开启105MB。
: PCIe 5.0与新的CXL 1.1标准高速总线打通，基本彼此对等，共有128条
: 另外UPI互连总线共计96条，但不知道是否全部开启
: 内存通道每个Die 128-bit，如果加上ECC纠错就是160-bit。Sapphire Rapids
: 还整合了多种加速器，已经可以找到的有DSA(资料流程加速器)
: QAT(快速助手技术)、DLBoost 2.0。
: https://www.cnbeta.com/articles/tech/1239197.htm
: XF编译
: https://www.xfastest.com/thread-259310-1-1.html
: https://i.imgur.com/wTlskrp.jpg
: HEDT 平台 准备更新了 旗舰降临 X299准备退休
SPR跟AMD的Naples不一样，Naples有跨die延迟的问题，SPR没有。SPR算是i皇展示胶应该怎么黏。
SPR真的是技术，性能都是一流的，压制Milan完全没问题。但，重点来了，那是要卖多少钱？
这真是尴尬问题。Milan io die 约412mm，zen3约80mmx8(640mm)=约1056mm。spr虽然还没公开，但猜测约460mm一颗，整颗1800+mm（ISSCC刚透漏，小于400mm一颗，整颗小于1600mm）。
SPR在成本上高Milan太多，以后Genoa Vs EMR也会有成本优势。SPR有NUMA的优势，有amx....的优势，但在HyperScaler的眼里这都不重要，价钱成本Milan>SPR。
怎么办？拼价钱i皇是没问题，但Pat改战略。i皇要主打企业，政府，hpc市场，在服务上，在供货上，在运算性能上i皇可以取得优势的地方。HyperScaler没有放弃，但不拼到底。
AMD不会出新的HEDT因为供货不足，那i皇就会出新的工作站cpu来抢这个市场。讲起来，有竞争还是对消费者有利。