[理工] IEEE 754 浮点数运算观念问题

楼主: ayn775437403 (阿玮)   2020-05-29 20:22:52
(代PO)
大家好,小弟最近在学浮点数
有几个运算观念卡关,因此来这边求助大家。
这边问题都以IEEE 754 单精度浮点数为例
(即1个sign bit,8个 exponent bit,23个mantissabit)
第一个问题:
两个浮点数在算加减法的时候,exponent小的mantissa要对齐exponent大的mantissa
也就是要看两个浮点数的exponent差距多少来看mantissa要移位多少
那如果exponent小的那个的mantissa在移位过后超过mantissa所能表示的范围
要把超过范围的那几个bit一起算,还是要舍去呢?
举例来说
我要算两个浮点数相减
第一个数:
0 10010011 0000 0000 0000 0000 1111 111
| |
作者: Handsomeshen (洗澡是肮脏人的事)   2020-06-01 03:08:00
觉得你GRS没有搞清楚 照那张图 G只有在R==1 s==0时才会拿来判断要不要进位 而用G判断的原因是因为他=0 =1的机会是一半 公平 很久以前的计组作业 如有错误 请多指教你第一个问题是3没错 s是被舍弃的部分or起来的 不过有R要注意位数欧欧欧欧 你的问题应该是GRS位子弄错 都要往前一个Bit

Links booklink

Contact Us: admin [ a t ] ucptt.com