[理工] 计组 pipeline delayed branch
楼主: ouskit (ouskit) 2019-11-03 17:37:59
请问这题解答中的 addiu 与 sw 这样排不会有 hazard 吗？ 还是题目没有明讲一个 clock
作者: Handsomeshen (洗澡是肮脏人的事) 2019-11-03 18:26:00
他要的就是还没减-4的
作者: b10007034 (Warren) 2019-11-03 19:46:00
先写后读跟sw, addiu 没关系吧？先写后读是addiu 跟bne的reg然后通常是假设MIPS的架构所以可以先写后读，除非题目先说没有
楼主: ouskit (ouskit) 2019-11-03 20:13:00
感谢两位大大回复(≧ω≦)/