[理工] 计组-pipeline clock cycle time p.527-7

楼主: jean20157 (自然卷)   2019-10-20 15:50:07
https://i.imgur.com/TmOMH94.jpg
有问题的地方在绿圈处,
我的想法是,在资料拉回reg.file并写入时并没有碰到任何pipeline reg.
所以Cycle time不应是10+20=30 ps吗?
而为何这stage的cycle time却还加上pipeline register time(15 ps)呢?
若有叙述不清烦请告知
谢谢大大的回复
作者: Handsomeshen (洗澡是肮脏人的事)   2019-10-20 20:17:00
你第一个stage写65,所以两个stage中间reg的时间算在后面那个stage不太确定,手机看图有点吃力

Links booklink

Contact Us: admin [ a t ] ucptt.com