PTT
Submit
Submit
选择语言
正體中文
简体中文
PTT
Grad-ProbAsk
[理工] 计组 控制信号线
楼主:
sdfg014025xx
(随便就好)
2018-12-13 02:19:59
https://i.imgur.com/wmY0Qws.jpg
想问一下h、k的部分
h.
为什么ALUOP1设为1不会影响到beq
beq不是ALUOP不是01吗?
k.
MemRead一直设为1如果都可以运作,那为什么sw的MemRead要设为0而不是don‘t care?
感谢各位
作者:
skyHuan
(Huan)
2018-12-13 02:59:00
h可以看
#1RoPQVfx (Grad-ProbAsk)
k他是为了设保护机制,只有1的时候可以读其他都不行,事实上只有资料流的部分(RegDst跟MemtoReg)可以设dont care,其他都要非1即0,像branch跟jump也是,可以把他想成是dont care的话,如果他不小心被设成1可能会有不该写/读/跳的指令去做不该做的事
继续阅读
[理工] OS test-and-set问题
leekevinming
[理工] 清大102计系
aa13579zz
计组 98台大电机
o5739201
[理工] 线代
oblivion87
[理工] 计组 pipeline
sooge
[理工] 离散 递回
AAQ8
[理工] OS题库 deadlock问题
AAQ8
[理工] 计组 上册p.326 17题
leekevinming
[理工] 计组 single cycle和Multi-cycle
sooge
[理工] 103中央资结两题
ANANquenchan
Links
booklink
Contact Us: admin [ a t ] ucptt.com