1. PTT
  2. Grad-ProbAsk

[理工] 计组 clock cycle time和multilevelcache

楼主: q5332159 (chiu)   2017-09-25 16:25:11
老师上课的时候说
CPU的clock cycle time取决于第一层cache的hit time
不太懂到底为什么
如果没有hit的话不是还有penalty时间吗？
麻烦各位解答~~先谢谢大家了><
作者: can18 (18号)   2017-09-25 18:40:00
miss的时候会stall pipeline
楼主: q5332159 (chiu)   2017-09-25 19:34:00
了解~谢谢!!
继续阅读
[理工] 资结 OBST求搜寻成本s1020824[理工] 计组 管线危障 p.457painechaos[理工] 线代-89成大统计qaswed101[理工] 计组 pipline clock cycle timejerry900287[理工] 资结 杂凑在链结中的计算Xunion[理工] 计组 效能p.333painechaos[理工] 计组forwardingleoone[理工] 计组 RAID 97台大资工 张凡下册280页27JKLee[理工] 线代 eigenvaluejerry900287[理工] 线代 对角化 代数/几何重数s1020824

Links booklink

Contact Us: admin [ a t ] ucptt.com