不知道研问版能不能问这样子的问题，张凡在上课的时候好像有特别提到critical delay
的定义不要按照恐龙本的定义？后来就越听越不懂了，笔记也好像有漏抄
自己写的
RCA ：
critical delay ：2N
sum delay ：2N+1
无限硬件加法器：
critical delay：？？
sum delay：2+(n-1)
前瞻进位加法器：
critical delay：？？
（后头的题目好16位元加法器是说2+2+1）
sum delay：？？
详细定义gate delay、sum delay不知道该看哪？

gate delay 就是经过一层逻辑闸所花的时间sum有三层 carry out有两层 所以一层各是3跟2critical delay 我也一直觉得很讨厌 但定义似乎就是最后一个 carry out 出来所花的 delay所以有趣的是 16bit CLA 的 critical path delay 反而不是最慢的 carry

critical path其实照理讲应该要是最长的 但是课本很机八的把他定义成carry bit而且16bit with 2-level 还是看大C4不是小c16 = =无限硬件 critical是2 sum是3说错 sum是2+3=5CLA 要看你问的是几bit 以16bit为例 还有再分用ripple去连结4个4bit CLA 或 再用一个2-level 前者critical是9 sum是12 后者critical(看C4)是5 sum是10 建议以上不要用背的 直接trace比较不会忘