晚安 各位
张凡上完 forwarding unit 时有补充
课本在下图忘记补了 2-1 MUX (P-479)
补上了应该是这下图这样? 张凡说直接补
但这样设计跑以下的 code:
#1 add t0, s5, s6
#2 lw t0, 0(s2)
====== 当 #1 在 MEM stage,#2 在 EX stage ===
ALUrc 设1
lw此时的 rt -> t0, rs -> s2
因为 #1 的 rd 是 t0
且和 EX stage 的 rt 相同 -> 故 forwarding unit 启动
ALU 最后却挑了 #1 的 t0 读进去,原本的 immediate 被忽略掉 0.0
而导致资料不正确
想确认一下我的想法有没有疏漏的地方?