[理工] 计组 pipeline

楼主: CaliforCat (加州猫)   2015-01-29 10:10:37
http://i.imgur.com/IFqunzv.jpg
第一行写暂存器在时脉的边缘才改变内容
add $1, $1, $2
sw $1, 20($2)
在不使用forwarding时要插入两个nop
add跑到WB阶段时才更改register $s1的值
而同时间sw 在ID阶段就读取$s1的值
如果暂存器是先读后写,
这样sw不就读到还没更新的内容?
实在不懂这边
谢谢!
作者: galapous (墨)   2015-01-29 10:14:00
所以register是在clock信号升起时写入下降时才读为啥load use要插三个?没forwarding应该都2个吧
楼主: CaliforCat (加州猫)   2015-01-29 10:38:00
lw是两个没错,我看错了,sor。
作者: galapous (墨)   2015-01-29 10:39:00
嗯,先写后读
楼主: CaliforCat (加州猫)   2015-01-29 10:51:00
懂了,谢谢!
作者: a95641126 (勋哥)   2015-01-29 12:11:00
Wb前半周期写id后半周期读这样比较好记

Links booklink

Contact Us: admin [ a t ] ucptt.com