PTT
Submit
Submit
选择语言
正體中文
简体中文
PTT
Grad-ProbAsk
[理工] 计组 pipeline
楼主:
CaliforCat
(加州猫)
2015-01-29 10:10:37
http://i.imgur.com/IFqunzv.jpg
第一行写暂存器在时脉的边缘才改变内容
add $1, $1, $2
sw $1, 20($2)
在不使用forwarding时要插入两个nop
add跑到WB阶段时才更改register $s1的值
而同时间sw 在ID阶段就读取$s1的值
如果暂存器是先读后写,
这样sw不就读到还没更新的内容?
实在不懂这边
谢谢!
作者:
galapous
(墨)
2015-01-29 10:14:00
所以register是在clock信号升起时写入下降时才读为啥load use要插三个?没forwarding应该都2个吧
楼主:
CaliforCat
(加州猫)
2015-01-29 10:38:00
lw是两个没错,我看错了,sor。
作者:
galapous
(墨)
2015-01-29 10:39:00
嗯,先写后读
楼主:
CaliforCat
(加州猫)
2015-01-29 10:51:00
懂了,谢谢!
作者:
a95641126
(勋哥)
2015-01-29 12:11:00
Wb前半周期写id后半周期读这样比较好记
继续阅读
[理工] [离散]99 台大资工 数学 对答案
carlossp
[理工] [线代] 102台大资工
shiauccu
[理工] 100台大资工
galapous
[理工] [资结] Quick sort 的步骤数
money0102
[理工] 离散路径转换
CaliforCat
[理工] 台大103,成大102 103 算法 复杂度计算
h04mp6286
[理工] 离散排列组合
CaliforCat
[理工] [资结] 102交大资演 第9题
kurc
[理工] 101 中央 os
broelephant
[理工] 线代
Mathew2010
Links
booklink
Contact Us: admin [ a t ] ucptt.com