台积电首度提及1奈米A10工艺 预计2030年完成
2023/12/28 15:16
【记者陈修凯／台北报导】
根据 Tom's Hardware 报导，在本月举行的IEDM 2023会议上，台积电公开包含1兆个晶体
管的芯片封装路线，这个计画与英特尔去年透露的规划类似。
https://i.imgur.com/IRTpp5b.jpg
台积电首度提及1奈米制程工艺，将在2030年完成。资料照片
当然，1 兆个晶体管是来自单个芯片封装上的3D封装小芯片整合，但台积电也在致力于开
发单个芯片2000亿晶体管。
IT之家指出，为了实现这目标，该公司重申正在致力于2奈米级N2和N2P生产节点，以及 1
.4奈米级A14和1奈米级A10制造工艺，预计将于2030年完成。
此外，台积电预计封装技术（CoWoS、InFO、SoIC 等）将不断取得进步，使其能够在2030
年左右构建封装超过1兆个晶体管的大规模多芯片解决方案。
据IT之家之前报导，台积电在会议上还透露，其1.4奈米级工艺制程研发已经全面展开。
同时，台积电重申，2奈米级制程将按计画于2025年开始量产。
https://tw.nextapple.com/finance/20231228/5E9A4FDD41CD1B3E46F32C25472CB07E