在DV工作十年，算是一个里程碑？除了分享一些心得外，也再次推广DV这个职务。 XD
感谢遇到的所有长官、同事、还有各种机缘。
先声明，以下都是个人经验分享，并非表示所有公司、部门状况。
======= 从抄自己的文章开始 =======
以下 Digital Designer (简称DE)
指称主要工作是用HDL(台湾多用Verilog)设计数位IC电路的工程师
Digital Verification Engineer(简称DV)
工作相关技能：
Part 1,
1. Linux + shell script
2. scipt language (Perl, Python, Tcl, ...)
3. simulator (IUS, VCS, ModelSim)
4. debugger (通常是Verdi)
5. SystemVerilog
5-1. 一般常用语法
5-2. SystemVerilog Assertion
5-3. Functional Coverage
6. UVM
7. FPGA
8. 各种Protocal(AMBA, SPI, I2C, SDIO, ...)
9. Domain know-how, know-why
10. GLS (gate-level simulation)
11. Static verifcation technologies. (formal verifcation)
12. AMS (analog/mixed signal) verifcation.
13. UPF (Unifed Power Format) low-power verifcation using UPF.
14. ARM CPU architechture
15. Embedded system (C/asm firmware)
16. Emulator (Zebu, HAPS, Palladium, Veloce)
17. SystemC modeling
Part 2,
1. 验证团队执行规划
2. 带新人
新增 5-2 SystemVerilog Assertion 独立项目，是因为除了 dynamic simulation 之外，
还可以延伸到 formal verification。
新增 5-3 Functional Coverage 独立项目，因为更加体会到其重要性。
Domain know-how, know-why 比较多且杂，就不列出细节项目了。
主要是透过再次分享工作累积的经验，希望传达给各位版友，
DV的技术深度及广度是可以做得很高，不会落后于数位设计。
关于薪资、职涯出路发展、和数位设计职缺比较等问题，很多前人都有分享过了，
不在此赘述。（补充：我觉得做DE做DV“都很好”）
顺便分享以前很难回答的问题：
关于UVM的学习书籍，市面上已经明显比以前有更多选择了，简体、英文书都有。
以完全不花钱来说，我推荐可以注册 SIEMEMS Verification Academy 网站，
有免费的 UVM cookbook pdf 可以下载，不过书籍排版做得不太好，比较建议看网页版。
另外就是如果想要初步了解DV这个职务在做什么事情，强力推荐一本书。
以下内容取自《ASIC/SoC Functional Design Verifcation》
+ SystemVerilog + UVM (Universal Verifcation Methodology).
+ UPF (Unifed Power Format) low-power verifcation using UPF.
+ AMS (analog/mixed signal) verifcation. Real number modeling, etc.
+ SystemVerilog Assertions (SVA) and functional coverage (SFC) languages
and methodology.
+ Coverage-driven verifcation(CDV) and constrained random verifcation(CRV).
+ Static verifcation technologies. Formal verifcation (model checking),
static + simulation hybrid methodology, X-state verifcation,
CDC (clock domain crossing), etc.
+ Logic equivalency check (LEC). Design teams mostly take on this task. But
the DV (design verifcation) team also needs to have this expertise.
+ ESL—Electronic System Level (TLM 2.0) virtual platform development (for
software development and verifcation tests/reference model development).
+ Hardware/software co-verifcation (hint: use virtual platform methodology).
+ SoC interconnect (bus-based and NoC—network-on-chip) verifcation.
+ Simulation speedup using HW acceleration, emulation, and prototyping.
最后分享，敝公司最近大举招募，这应该不算是新闻了，
有兴趣的版友可以趁最近去试试看，如果有DV相关的问题欢迎一起讨论。