(*IP是挂VPN的不要在意)
小弟我现职=第一份工作是某晶圆厂制程整合，背景非EE非物理，工院科系的学士毕业
现职主要是负责FEOL的制程整合，BEOL是跟full process有关才会去看
不是先进制程，所以工作内容就是带lot、做split table
等device的形状差不多都做到位以后，开始试算implant recipe该怎么设定
预测电性会做到差TGT多少%、写test plan、画scribe monitor
想办法让module能在死线前生recipe给我、解low yield之类的
最近收到某个封装厂的面试邀请，对方说就算跟现在工作内容有差也没关系，来试试看
想请问一下板上前辈封装厂的制程整合的工作内容大概是什么呢？
想自己比较一下跟现职的思考逻辑差异在哪里