楼主:
z010012 (178GeminiGiant)
2020-12-21 15:15:03各位好
最近收到gg STD layout 的面试邀请
看板上好像没有这个职缺的资讯
所以想询问一下大概工作内容？
而且我是固态毕业的
不知道会不会只是人资冲业绩@@
希望比较了解gg layout的前辈们可以分享一下～
谢谢
作者:
s11qs4 (小玄)
2020-12-21 15:27:00可以先看车了
作者:
Jimmynick (Jimmynick)
2020-12-21 15:42:00祖坟冒烟
作者:
roger2 (爱情贩卖机)
2020-12-21 15:47:00去面了才知道 你也没其他选择
作者:
goodga ( )
2020-12-21 16:41:00你要左边的保时捷 还是右边的法拉利
作者:
piyieen (Nightshift24)
2020-12-21 16:57:00请左转车版
工作内容就画layout, 薪水跟Dtp其他rd一样, 也有Dtp的每月加给, 比进fab爽很多了
作者:
lasd (@@")
2020-12-21 17:33:00爽，产线三宝羡慕嫉妒
作者:
andyping (19930905)
2020-12-21 19:29:00好想去 没有tape out压力 但standard cell 严格来说不好画 算pitch之类的东西 高度一样之类的因为这种layout 需要释出给其他design house 做apr用
作者:
apttman (批踢踢人)
2020-12-21 22:21:00爽领钱
作者:
bensheep (杰克的照片 ^Q^)
2020-12-21 23:17:00祖坟冒烟是好还是坏啦std cell 就是压缩到爆, lib 仔细K
作者:
andyping (19930905)
2020-12-22 10:25:00回原po virtuoso or layout 以及calibre 验证 大学有修过vlsi应该会有概念打错laker发展来说只要制程没有停止发展 就会需要这个工作 所谓apr是指用A fab的std cell library 进行自动绕线 但library 里面的layout 还是要人工不然会很烧钱
作者:
babuarea (Buck911)
2020-12-22 13:09:00面过无声卡一封，后来接到产线制程面试，完全乱枪打鸟
作者:
qaz5162 (乡巴佬)
2020-12-22 13:36:00ic厂要有整合经验吧 这跳design house不一定吃香
作者:
andyping (19930905)
2020-12-22 14:11:00没错 whole chip跟fab layout 是两回事
作者:
Qcloud (Direction)
2020-12-22 18:53:00这个很赛喔不过比产线那群人好太多了 哈哈
作者: konkona (土鸡) 2020-12-22 18:54:00
会问这问题代表完全没有概念
作者:
andyping (19930905)
2020-12-23 13:29:00再补充一下 whole chip通常都是mixed mode circuit 居多 像analog 蛮多注意事项 mos matching 或是metal 的线宽之类的 不是验证过就可以了 线宽太细IC烧掉就GG惹甚至干净和脏的讯号有些必须要分开摆都有