5奈米及3奈米战争＝台积电与三星对垒
http://bit.ly/2v6O5cQ
现今有几家晶圆代工厂商正在加快脚步，迈入新的5奈米制程方向发展，但是客户端似乎
开始出现到底要围绕在当前的晶体体类型(FinFET)设计下一代芯片，还是转向3奈米或更
先进制程。
随着半导体制程微缩技术走入3奈米或2奈米，除了采用当今的FinFET技术之外，还可以选
择采用GAA FET（gate-all-around FET）新技术。与FinFET相比，GAA FET能够提供更好
的性能，但是却更难制造且价格更昂贵。从好的方面来说，该产业正往新的蚀刻、图案化
和其他技术方向前进。
何时采用GAA FET是根据晶圆代工厂商策略而定。例如：三星和台积电都使用FinFET 7奈
米制程生产，似乎也将沿用FinFET于5奈米制程。不过，进入3奈米，三星就计划在2021年
或2022年某个时候将采用一种GAA FET的技术，称之为奈米片（nanosheet）。至于，台积
电则是计划首先采用FinFET 3奈米，在3或2奈米的后期阶段才引入GAA。
BS认为，台积电之所以于3奈米采用FinFET架构，是想要在2021年第三季就正式进入量产
期，这比起三星还要快一季左右。毕竟，台积电在GAA架构的开发上落后三星12至18个月
，因而积极的3nm FinFET策略可以弥补这一劣势。
此外，台积电很可能会根据技术的发展路径，改变其3奈米战略。不过，暂时将FinFET扩
展到3奈米的举动是合乎逻辑的一步。
其他公司在开发先进的制程上也正在前进。英特尔的晶圆代工业务，现今是以10奈米为主
，且正在研发7奈米技术。（英特尔的10奈米相当于台积电或三星的7奈米）。同时，中芯
国际正在加速16 / 12奈米FinFET，而积极投入研发10 / 7奈米制程。
根据IBS的数据显示，3奈米的设计成本为6.5亿美元，而5奈米的设计成本为4.363亿美元
，而7奈米的设计成本为2.223亿美元。从面积、功耗与性能比较，三星的5奈米FinFET技
术比起7奈米在逻辑面积上增加了25%，而功耗降低20%，性能提高10%。因此，厂商最终是
否要采用3奈米制程，就要看其产品是否能够承受成本上涨的压力而定。
毕竟，并非所有芯片都需要3奈米或更先进制程。所谓的一分钱一分货，随着芯片的成本
随着微缩技术不断进步而上升，除了苹果、华为、三星、高通、辉达与英特尔的未来产品
需要3奈米甚至更高制程之外，其他厂商仍不太可能抢夺这一市场产能。