[讨论] 1p2m top metal 加宽?

楼主: andy19930905 (阿力)   2020-01-31 19:55:35
小弟刚退伍 12月就找到layout 的工
作 目前在led driver 的design house 上班
目前做的是1p2m制程 m2加厚 据说是打线考量才
让m2加厚的
想请问目前业界有在生产driver ic的公司
是不是这种制程还蛮普遍的?
自己的感觉是跟往常的layout 有稍微差异
作者: wayneshih (漂流虚海的雁太保)   2020-01-31 19:57:00
12月开始做 你怎么知道跟往常的有差异?
作者: Cramael (( ′▽`)-o█)   2020-01-31 20:04:00
平常SoC 1P7M 也是top加厚啊,5X1Z,1U之类的...不一样是指?
作者: log926   2020-01-31 20:19:00
8K加到10K?12K?
楼主: andy19930905 (阿力)   2020-01-31 20:20:00
哈 我layout 新手 我是指走线方面 目前的数位电路很常在poly走met1 但我的电路比较没有速度考量 理论上数位电路不是应该要走在pmos nmos的中间吗?因为我们面积要小 所以纯手动layout 超累是说跟大学学的差异蛮大 因为大部分只有poly met1可以用 met2要看走线drc会不会卡到 这都是我目前遇到的差异
作者: s1112233 (hiwang)   2020-02-01 00:12:00
第一次看到1p2m
作者: ShangLai (Shang)   2020-02-01 00:37:00
楼上肯定没看过Mask ROM,1p1m,让你拉线痛不欲生
作者: jerrylee666 (上楼左转第二间)   2020-02-01 01:33:00
应该是metal layer 间耐压的问题吧
作者: yytseng (yytseng)   2020-02-01 03:44:00
因为wire bond 打线下去再拉上来有个向上力量,太薄会被打穿然后拔起来
作者: loloman (吃饱的感觉真好)   2020-02-01 03:48:00
3p2m (3p with 2 male)
作者: Dough ( )   2020-02-01 12:12:00
top metal几乎都会加厚,跟多少m无关
作者: mico409 (mico)   2020-02-01 14:03:00
top metal 加厚大部分情况都是为了降低金属的寄生阻值
作者: mathlover (mathlover)   2020-02-02 00:11:00
top metal加厚是因为介电质层变厚,以抗压及阻挡水气吧......
作者: centra (ukyo)   2020-02-02 11:49:00
不然就在打线处的metal下多画via支撑不然有可能打线直接被拔起来
作者: poemsing (___)   2020-02-03 00:53:00
driver IC要耐高压啊, m2/m1 不拉开一下就breakdown了

Links booklink

Contact Us: admin [ a t ] ucptt.com