※ 引述《peter308 (pete)》之铭言：
: 摩尔定律说每隔18~24个月
: 同样面积上的电晶体数量就会增加两倍
: 可是因为5nm 极限的缘故
: 不可能永无止境的缩小下去
: 到了某个极限(5nm)
: 电子开始会有量子穿隧效应 产生所谓的漏电流
: 所以摩尔定律会失效 一般预计失效的时间点在2019年左右
: 可是我看台积电股价还是不断创新高 厂房也越盖越多
: 台积电对于摩尔定律的失效似乎临危不乱 胸有成竹
: 是因为有3D 电晶体的缘故吗??
: 还是有其他不透漏的绝招呢??
: 很想知道
: 有人知道一些内幕的吗??
: 感觉台积电内部有一些克服"摩尔定律失效"的法门在手
: 所以一点都不担心的感觉
疴...这葛嘛...据说是这样啦
就是阿这科摩罗尔定律只是黄金摩尔先生当初提出的一个未来发展趋势啦
就是说借由电晶体通道长度(Gate Length)的微缩
来达成降低芯片面积 降低功耗 提升效能的目标
这种借由微缩电晶体尺寸来提升效能的规则
最先由DRAM的发明人提出，一般叫做 Scaling Rule
但是这只是电晶体提升效能的一个"方向"啦
也就是说电晶体通道尺寸无法再微缩
也只是以前这种简单提升电晶体效能的方式走到了尽头
并不代表未来电晶体的效能无法再提升
因为还有其它"方向"可以走 ex 改材料 改结构..等等
例如有人在做2D材料(石墨烯，TMDC)的应用
也有文献发表了用2D材料做出来的互补式反向器
只是特性比现在用Si做的CMOS inverter差很多就是惹
但是这些都可能是未来继续提升芯片效能的方向
至于大家爱吵的GG 三爽 英特儿
洨弟我也是听说啦
目前真正有在认真微缩Gate Length的也只有英特儿
大家的Gate Length大概都卡在10 nm上下 下不去
因为漏电流太大了，毕竟用pn junction做还是很难降低漏电流
所以舍摸7nm 5nm的都是 FinFET 的 Gate Width
而降低宽度来达成的效能提升远比降低长度来的少
所以要单比制程技术的进步，目前来说还是英特儿略胜ㄅ
但是未来怎摸说还是hen难讲的R～～～
不过再怎摸说这三家公司的性质差异还是蛮大的
爽爽爽在逻辑芯片代工能力可能输给GG 但是内存芯片却是GG输了
英特儿先进制程略胜，但是比较擅长做自家芯片，
不像GG可以四处代工接其它公司设计的芯片来做
所以目前来说算是各擅胜场八
如果以武功招式来比喻
英特儿比较像是尼特罗会长，一天打一万拳打出一拳的极致！
爽爽爽比较像是林朝英，另辟蹊径打出自己的一片天。
GG比较像霍家拳，GG GG GGGG 窝眠G家拳的套路招式灵活～
以上，
也只是我听说来的啦
希望对您有帮助 ：）
大guy4这样～～～