以下为代ＰＯ
由于有看到有几个大大在推文中说
1.决定薪水主要是职等而不是职缺名字
2.180是底, 不是顶
是这样得, 我会问这问题主要是因为最近认识一个外商验证副总在说
uvm跟system verilog 不被他们公司重视
甚至台湾的最高ＲＤ主管还说可以用FPGA验 干嘛还特地找system verilog的人
虽然我知道FPGA 跟 我们这种验法差很多,
但还是有点担心很多公司觉得验证工程师重要性不如设计的工程师

不用担心既成的事实…

在台湾确实是这样，不过DV还是有相当的重要性，有些细部讯号的问题FPGA不一定看的出来，或著是有些FPGA看到的问题，如果DV可以复制，那Designer可以更容易debug如果完全不重视DV，那苦的会是SD

很想知道是那个外商 理论上美国的公司很注重DV 台湾大部份的猪屎屋则是designer自己负责验没透过完整DV验过的chip,如果是无关紧要的ic就算了，如果与自己生命财产相关的ic,基本上我不敢用

DV好重要，我是Designer都觉得DV比我还重要

DV重要加一 但小公司养不大起DV

DV 人数远大于 designer吧

去ic service或EDA就好啦

看 IC scope 吧, 一些小规模的....FPGA SA 作人肉CP 就好了

不止uvm跟sv，复杂的SoC设计/验证/performance/power分析需囊括ESL model/emulator/FPGA, 不重视的可能是还没痛到或是scope不大

通常这样说的就是IC不大respin有大折扣~

不知道是哪家外商， 验证副总说DV不重要

FPGA 要抓bug 抓到你头痛 = =

求私下信哪家外商 500p奉上