[面试] 联发科(MTK)数位IC设计研替面试问题分享

楼主: royt (理工这条路)   2016-10-08 17:48:56
(代PO)
各位板友好 稍微分享一些面试时被问到的问题
希望有助于往后求职者事前的准备 谢谢
1. 解释论文
2. 某相关专业科目只有X等第 成绩似乎不太好?
3. Setup time & hold time, 谁受clock frequency影响较深?
为何如此?
4. Write-back & Write-through cache, 各举一个优点
5. Branch predictor的实做方式
6. 增加clock frequency的电路设计方式
7. 如何降低数位电路的功耗?
8. 合成时 cross boundary optimization的优点与缺点
9. 合成后的power estimation 和实际做出来的chip有何差异?
10. 如何从合成后的电路数据来评估你的电路设计?
11. DFT对于flip-flop的clock以及reset有何限制?
12. 简述SoC的design flow
13. 如何处理asynchronous clock domains之间的讯号传输?
14. 如何验证你自己实做的电路是正确的?
15. 是否有解过DRC & LVS?
16. 各种team内部可能会出现的状况的应对方式
17. 个人生活习惯问题
作者: jay123peter (萧瑟风雅)   2016-10-08 17:56:00
作者: odahawk (羊皮狼)   2016-10-08 19:37:00
这些我都大概知道怎么回答,不过联发科不会收我
作者: mmonkeyboyy (great)   2016-10-08 19:53:00
3 setup 4 WB low latency high TP 5 mmu tlb4 WT low read latency6 current vdd etc 7 clock gate 8 timing messed up9 no temp.10 cycle memory access 11 racing12 you know, 13 ack 14 test 15bluff 16go to hell17 lazy
作者: kyuudonut (善良老百姓)   2016-10-08 21:28:00
go to hell是怎样XDD
作者: ps0411 (ps0411)   2016-10-09 00:27:00
m大这样回答应该不会上
作者: nicefumin   2016-10-09 02:57:00
这每一题都可以讲一阵子,对研替来说有些不好回答呢
作者: mmonkeyboyy (great)   2016-10-09 06:15:00
反正我当过兵了 不用研替XD至于答题正确度来说 嗯 看怎样看问题的有某家很无聊公司的人就上面某题弄过很久不招就不招 不用这样弄人 这些题目都快有制度回答印度人都有本数位电路答题圣经了好多问题解到后面都变成公说公有理 婆说你不讲理另一种就是经验 但这也都是从前辈那学来的但P大我到是想知道怎样答的人才是会上XD
作者: kclvpc (kclvpc)   2016-10-09 11:11:00
数位电路答题圣经是哪本?
作者: loseptt (loseptt)   2016-10-09 12:51:00
发哥94赞
作者: bestchiao (呼拉拉)   2016-10-09 19:24:00
同k大 也想问
作者: mmonkeyboyy (great)   2016-10-09 19:34:00
我也想告诉大家我有 可惜我不是印度人 没有XD但我可以提供一个网站 也是类似的意思http://www.asic.co.in/这里kk基本的电话面试问题就都有了verfication/deign就是这些了 DFT DFM ARCH.不在这

Links booklink

Contact Us: admin [ a t ] ucptt.com