Dear 大哥
请问 若有 verilog 档 , 想要转成电路图
请问该使用那种软件转 最方便？
thanks
作者:
HardyJJ (JJHardy)
2016-06-23 21:32:00写信嘛？发错地方？
作者:
kuliao (太残酷了)
2016-06-23 21:34:00fpga软件都有?
作者:
kclvpc (kclvpc)
2016-06-23 21:41:00合成软件不知道名字吗...
作者:
rogergon ( Aquila)
2016-06-23 21:49:00自己写啊！XD
作者:
saes2005 (saes2005)
2016-06-23 22:23:00Design Compiler
作者:
wan8088 (大å±å±æ€ªç¸)
2016-06-23 22:28:00Ise ?
作者: centra (ukyo) 2016-06-23 22:33:00
自己写难度太高了那DC也不用卖那么贵了
作者:
StrKO (Trip.)
2016-06-23 22:36:00ISE吧 要合完才看得到gate level只是ISE很大包 要载要灌都蛮花时间的XD
作者:
dakkk (我是牛我反刍)
2016-06-23 22:42:00数位转成电路 大概就是一堆flipflop 看有何意义？
作者:
StrKO (Trip.)
2016-06-23 22:48:00作报告吧
作者:
xanter (南宫恨)
2016-06-23 23:10:00quartus有RTL VIEW可以看，不过这边不是给你问这个的
作者: timandtony 2016-06-23 23:36:00
quartus可以转
作者: tkhan (脑残绿吱吱) 2016-06-24 08:33:00
word不错用..
作者: tomet (沁) 2016-06-24 12:59:00
两家fpga的软件 quartus or vivado 选一个呗
怎么会推荐用 FPGA tool？转出来都是 LUT，多难看
作者: book7 (...) 2016-06-25 09:44:00
转成线路图会更看不懂 学verilog还实际点
作者:
muimio (miu)
2016-06-25 14:17:00cadence就有了耶 不过要std cell sch
作者:
yytseng (yytseng)
2016-06-26 13:25:00schematic ? 用verdi