各位好!本鲁从去年六月到现在前面了许多公司，
由于本版受益良多，所以也分享一下我面试的部门的情况，
我的学历是私大物理学士，114物理硕士，
面试的公司有一些是9月退伍前找的，虽然有两间录取
但没有很喜欢也就就去玩了一阵子，然后就一直到现在了。
我做的研究还有修的课都很学术，
大学做核物理，研究所做量子资讯，
修的课都像是相对论、非线性动力学这类的，
什么电子学还是半导体制程跟元件物理压根没碰过，
当时后想法很天真，想说反正许多东西都是进了公司在学，
也就只学一些觉得有意思的东西，
现在是真蛮后悔的，一点求生技能都没有，所以找工作一直不顺利。
虽然有自己自修半导体元件物理跟制程，但一些大厂压根不问，
就只看你成绩单上有没有修过相关课程。
台湾晶技(研发工程师):
这家是在清大校园征才时发现主管跟我一样的学经历，
考专业科目(石英震荡器)问RLC电路的eq是长什么样子
压电材料谁发明的、什么材料有压电材料的性质这类的，
跟主管面试就只是自我介绍跟介绍论文，
之后主管就带我参观他们的办公室，感觉就跟念硕班一样，
一个办公桌给你，旁边有实验室，要做些什么自己去踹。
第二次面试是董事长直接面试，会问你要怎么带人。
但他希望我当下就答应要去那里，我就有点傻住，
毕竟这是我第一次面试，也才看这一家而已。
薪资: (N-7)*(16-18)，责任制且无加班费。
群创(TFT Array制程整合工程师)
先是要求我自我介绍，
后来问了你知道TFT Array制程吗?
因为有做过功课，我讲到一半，他就说我合格了，
也问了我对于面板业了解多少?
当下就说希望有机会再见面，如果你有想要来的话XD
之后人资就说录取了。
薪资: (N+1)
台积(南科-制程整合)
问的问题大概都是板上给的考古题，
你遇到最大的挫折是什么?
遇到你不想做的事情你该怎么办?你的缺点是?
最困难的问题是能否举个三个人以上合作，
你们遇到冲突或是意见相左是怎么解决的例子?
最后，主管说我以为你有修过半导体课程才叫你来的，
结果想当然尔，但她觉得我人不错，就推荐给不用相关知识的部门。
台积(南科-defect team)
这也是属于制程整合里面的其中一个部门，
工作内容是首先会用KLA机台scan整个wafer的表面
"粗略"观察wafer表面的defect情形，将scan到的defect定位，
再利用SEM review该定位点 "详细"观察defect型态。
比较难回答的是除了实验课以外的成绩都很好，你怎么不去RD?
你以后会不会去RD?以及遇到工作量太大你应该怎么做?
当下以为只要表现得够奴才行，
就回答会自己加班做完，以及找有空的同事帮忙 。
我是事后看到别人的文章才发现，
原来主管想听的是要适时反映loading。
结果:感谢函
联电(南科-制程整合工程师)
考逻辑跟英文，说来惭愧，逻辑写太慢所以1/3没写到分数才12x。
后来跟主管面试就聊一些基本款像是工作期许、遇到的最大困难
以及介绍研究所做的事情，
最后他说你应该没问题，希望有我的加入可以更接近台积一点。
BUT 人生最重要就是这个BUT，我没有面试到人资。
后来他们说你是不是看网络上写没有面到人资就是没上?
但实际上是看主管，有些是二面时才会面人资。
结果:无声卡
联电(竹科-非挥发元件研发工程师)
跟主管面试一样聊基本款跟介绍研究所做的事情，
还有问对于e-flash懂多少?
因为有做功课，所以有答得出来。
最后主管说你应该没问题但他们还要找人陆续面试才会做决定。
这次终于有面到人资，问的问题也是基本款。
薪资: N*14+分红 结果:感谢函
联电(竹科-模型技术研发工程师)
工作内容主要是客户会给你设计图,
你需要模拟各个元件兜在一起后,会不会出问题
这应该是遇过最强的怪，先是三个小主管面试，
自我介绍跟介绍论文，后来换资深的主管来面，
当下问MOSFET怎么操作、什么是基板效应、短通道效应，
下午等了三个小时，换一个女处长来面试也是考半物，
由于我只准备MOSFET的工作原理跟四大制程在做些什么，
所以很惨，处长也表明说部门里面随便找个人来都讲得比你好。
结果:感谢函