※ 引述《shiuan0119 (努力中)》之铭言：
: 最近小弟有机会入手某间Foundry底下design service公司的验证部门offer
: 工作内容是学习system verilog..使用UVM验证IP..
: (不需要碰到FPGA验证)
: 想请问业界前辈们..关于这份工作内容的未来性..有什么看法..
: ps:小弟的背景是从"数位IC设计"转职"IP验证"..
: 谢谢
假如妳很熟SV system verilog，不怕找不到工作，连外商都缺，这种人才很珍贵..
第一：不容易学，相较verilog，复杂许多..
第二：又要结合linux的shell script的语言...
第三：验证的架构，每家公司都不一样，spec也要很熟，function才写得出来...
每个team会分配1~2位，但重责大任通常落在那位资深的...
有时一人身兼三个project也是看过...
但一旦学会了，再重新做回designer，debug功力大增，写pattern或是在design中
埋下验证程式，都有很大的帮助，甚至自己写test bench时，也会比其他人厉害很多..