最近接到联电的研替面试邀约
但直到今天才问到面试的职缺为以下两个
1. Device RD
2. 逻辑整合 RD
想请问大家这两个职缺的"工作内容"大致为何
以及"面试"可能会问到哪些面向 (会问专业问题吗? 大致是哪方面的领域)
因为从名称上来看，我应该都属非相关的领域，但还是想积极准备一下面试
请各位给我一点蛛丝马迹 准备一下~
谢谢大家!!!
作者:
maikxz (超级痛痛人)
2013-02-12 23:26:00Device要EE的或是电物做半导体元件的 如过自知不是相关领域
作者:
maikxz (超级痛痛人)
2013-02-12 23:27:00的去应该是浪费时间 纯粹HR乱找人 (因为之前去被找面试这部门 主管跟我说找错人...我做光学的)
Deviec研究较多电性和元件没错，逻辑则是制程整合，要
比较熟悉半导体制程，不过其实没差这里面一堆研究所不是做这个的
作者:
maikxz (超级痛痛人)
2013-02-13 00:01:00他看到我做光学的就不想问了 倒是很有兴趣问了一些雷射 XD
作者:
kobekobe8 (Lakers CHAMPIONS!!)
2013-02-14 19:08:00logic都在带lot device都在电性分析 像开split table之类的
作者:
vic30723 (VIC30723)
2013-02-19 14:57:00cccc