记者杨伶雯／台北报导
台积电17日宣布，在开放创新平台（Open Innovation Platform，OIP）架构下成功推出3
套全新经过硅晶验证的参考流程，协助客户实现16FinFET系统单芯片（SoC）与三维芯片
堆叠封装设计，电子设计自动化领导厂商与台积电已透过多种芯片测试载具合作开发，且
完成这些参考流程的验证。
台积电指出，全新的参考流程包括16FinFET数位参考流程提供完整的技术支援协助解决后
平面式（Post-Planar）芯片设计的挑战，包括粹取（Extraction）、量化线距布局（
Quantized Pitch Placement）、低VDD电压操作、电迁移、以及电源管理。
16FinFET客制化设计参考流程提供包括类比、混合信号、客制化数位与内存等电晶体级
客制化设计与验证；三维积体电路（3D IC）参考流程能够克服以三维堆叠方式进行垂直
整合时所带来的新挑战。
台积电研究发展副总经理侯永清博士表示，“这些参考流程让设计人员能够立即采用台积
公司的16FinFET制程技术进行设计，并且为发展穿透电晶体堆叠（Through Transistor
Stacking，TTS）技术的三维积体电路铺路。对于台积公司及其开放创新平台设计生态环
境伙伴而言，及早并完整地提供客户先进的硅芯片与生产技术着实是一项重大的里程碑。
”
原文网址: 台积电与伙伴联手 推出3套经硅晶验证的参考流程 | 头条新闻 | NOWnews
今日新闻网 http://www.nownews.com/2013/09/17/91-2987197.htm#ixzz2f9IoYg56
心得:
16 node 要开始验证了~~