※ 引述《URMyCynthia (困扰)》之铭言：
: 请问一下，DDR PHY的数位IC设计工作是在做什么？(非类比)
: 是不是跟一般的纯数位IC设计很不一样？比较像是Mixed Signal？
: 会用到的技术有哪些？技术性高吗？
: 做DDR PHY这个IP的数位IC设计工作有value吗？
: 学到的东西对于做大部分的数位IC设计工作是否有帮助？
: 请知道的人指点一下，愈具体愈好，
: 我对DDR PHY的数位设计不太了解。
: 感谢！
我以前也以为这工作是mixed 但其实是纯digital
翻开JEDEC spec JESD79/209系列 简而言之 就是设计出一个电路
做写入的动作时要能把 DQS 相位移 90 度好让内存接到 DQ
做读出的动作时也要把 DQS 相位移 90 度来sample DQ
而同时 DQ 是用DDR的方式送出
如同推文提到的
为了实现相位移 这工作应该包含DLL的设计
难度在于频率越来越高 (DDR4最高到 1.6G 3200Mbps)
制程PVT variation, 各式各样的skew/jitter导致
timing margin越来越小
如何能够让DQS移到DQ eye开最大的地方就各凭本事了
再加上如果使用DDR3/4 DIMM的 fly-by topology
那或许还得再搞个能做calibration的电路
个人经验 如果是custom design, 除了连连看(小弟对画schematic的戏称)之外
基本上就跑logic simulation和spice, 还有和layout"沟通"
如果是RTL, 那就是写code, 跑logic simulation和backend flow(DC, PT)
一样也是有backend team的"沟通"
我个人是觉得用RTL的话, design flow和一般ASIC就大同小异
只是大家做的电路不同