[讨论] 画layout DRC Rules先不用考虑?? linkone PTT批踢踢实业坊

[讨论] 画layout DRC Rules先不用考虑??

楼主: linkone (小豆豆) 2013-04-18 21:53:53

小弟我强者同学在公司上班, 做的工作偏向于
设计软件, 软件功能为自动画出小型的LAYOUT
例如电晶体, 电流镜等等的... 在设计的过程
上司跟他说DRC Rules 先不用考虑没关系...
以小弟的经验, 画LAYOUT的时候 DRC Rules不是应该
要优先考量??..
请有画Layout经验的大大分享一下看法~

作者: smartbit (SMART) 2013-04-18 21:57:00

不考虑之后还是要修啊

作者: ShineOnYou (CrazyDiamond) 2013-04-18 21:57:00

也许想要给很多不同制程用的?

作者: Dav12345 (@@) 2013-04-18 22:09:00

每次都check会很慢啊, 不如最后再一次check

作者: Dav12345 (@@) 2013-04-18 22:10:00

这是从软件设计的角度

作者: Dav12345 (@@) 2013-04-18 22:12:00

你也可以每画一个就检查LVS, REX更正 PEX 打错

作者: Dav12345 (@@) 2013-04-18 22:14:00

老领域变不出新花样 EDA已死

作者: Dav12345 (@@) 2013-04-18 22:17:00

简单的space, width 你可以挡掉但是只是简单的

作者: MHWU (~~) 2013-04-18 22:21:00

软件自动画出小型的layout是只APR软件吗? 那的确可以先不考虑

作者: MHWU (~~) 2013-04-18 22:22:00

DRC阿，毕竟每个制程的design rule不同。

作者: Dav12345 (@@) 2013-04-18 22:27:00

你先彻底了解drc rule 就知道好不好在一边画得时候挡

作者: Skymaker (Skymaker) 2013-04-18 22:27:00

这不是先求有再求好吗，很正常阿..

作者: brightest (fff) 2013-04-18 22:41:00

用soc encounter 就好啦

作者: MHWU (~~) 2013-04-18 22:50:00

说不定你同学就是在Cadence担任 soc encounter团队的软件RD。

作者: savageg (陈Eason超棒) 2013-04-18 23:05:00

encounter的阿弟仔都不在台湾..

作者: savageg (陈Eason超棒) 2013-04-18 23:12:00

而且通常画这种类比的小电路会用Laker或是Virtuoso

作者: QAM (QAM) 2013-04-18 23:20:00

看起来像是 Laker ADP

继续阅读

[请益] 研替 VS一般替代役选择(代po)destinchang [请益] 面后后询问有无录取define [请益] 颀邦科技raulo [请益] 广达磁盘阵列软件开发主管/专员/工程师tinbocks [请益] 请问南科光鋐科技lulu1987 Re: [请益] 面试又落榜了新鲜人真的都没公司要吗?PlanktonEvil [请益] 杜邦-实验室技术员firespider [请益] 台虹科技mangod [讨论] 妳会去赌一把吗SNSDpk5566 [新闻] 台积电上季税后盈余395.8亿autoppp