[讨论] 怎样算是一个有价值的数位IC designer

楼主: superymo (pig)   2013-03-23 13:29:08
看到前面类比设计工程师的讨论串,
说到类比工程师养成比数位还要久很多,
所以我想讨论看看, 大家觉得当一个够格的数位IC工程师,
须具备哪些技能呢? 又养成一个够格的数位IC工程师需多久时间呢?
我想到的技能有如下:
1. 有设计大型IP的经验, 知道如何制定architecture,
让做出来的IP 可以取的area, performance, low power 的平衡
2. 有整合大型IP经验, 熟悉AMBA Bus(AXI,AHB,APB)
3. 能快速读通各式各样的spec(例如USB3.0, SATA 等), 并融会贯通
4. 有系统view, 例如IP上FPGA, 或IC回来时有问题时,能快速找到问题点
5. 熟悉各种design flow 会用到的tool, 例如: Verdi, DC, Formal, Primetime,
Primepower, Synplify, ISE 等
6. 熟悉Make/Perl, 有写script 自动化的能力
7. 会SystemVerilog, 来帮助验证IP
8. 懂SW/FW/Analog team 语言, 能和他们沟通, co-work
9. 当过和backend 的窗口, 有和backend 沟通的能力
10. 撰写设计文件的能力, 有些人就是可以把自己design IP 的文件写的非常好
11.吸取新知的能力, 因为IP新规格一直出来, tool 会一直更新
以上几点是我看到周边一些我认为还蛮厉害的数位工程师所想到的,
不知道大家有没有觉得还缺哪几项没列到的,
大家觉得养成以上能力, 需要多久呢?
但有些我觉得要看公司环境, 毕竟也要主管肯给你机会让你碰才有机会熟悉
作者: Acme ( )   2013-03-23 13:46:00
最重要的一点,年纪不可超过35岁...
楼主: superymo (pig)   2013-03-23 13:50:00
没错,我很好奇超过35岁的工程师都去哪了?
作者: keysman (......)   2013-03-23 13:55:00
退休了
作者: plsung   2013-03-23 13:55:00
去外商是一条路,如果在小公司会挂计画经理头衔继续做工程师
作者: yolasiku (我的绿卡能吃吗)   2013-03-23 13:56:00
写给客户看的文件随便就好...给内部的就要很清楚!!
作者: plsung   2013-03-23 13:58:00
如果做到35岁没替公司立下什么战绩是有可能被请走...
作者: plsung   2013-03-23 14:09:00
如果是公司自己培养起来,只要产品线还在,有功劳,公司会给投
作者: plsung   2013-03-23 14:11:00
衔来留人,找年轻的来培训两年就跳走机会较大,公司开这么久
作者: plsung   2013-03-23 14:13:00
主管也不是傻瓜...除非要做新产品老人学技术太慢才会找年轻
作者: plsung   2013-03-23 14:21:00
资深的会做IC系统规划整合再分配一小block让年轻的来coding
作者: lave70   2013-03-23 14:24:00
内文这些都能具备的话就完美了 觉得能具备6 7项以上就很强
作者: lave70   2013-03-23 14:33:00
还有一项就是1和2的终极延伸---协调和整合Whole Chip的经验
作者: lave70   2013-03-23 14:34:00
和能力 从整体大架构 各功能 应用 搭配底下Design都能掌握
作者: lave70   2013-03-23 14:39:00
不过这个也要有机会接触 要有一定的经历和熟悉度才行
作者: ttokin (痛苦和骄傲)   2013-03-23 16:18:00
这几项全都cover也是神人了
作者: ptta (ptta)   2013-03-23 16:39:00
这些还不够.... pcb板上除了自己的chip 其他东西也要很清楚
作者: jovidream (跟着心情走)   2013-03-23 16:59:00
少了CDC和ATPG的能力
楼主: superymo (pig)   2013-03-23 17:12:00
CDC全名是什么?
作者: lave70   2013-03-23 17:27:00
Clock Domain Crossing ?
作者: lave70   2013-03-23 17:28:00
应该是对Clock Domain/Clock Tree架构的规划 不同ClockDomain之间资料的处理(ex:异步处理)之类的吧
作者: lave70   2013-03-23 17:31:00
若第1项有Multi-clock design 或是whole chip整合都会碰到
作者: lave70   2013-03-23 17:36:00
1 2项或即使不大的IP或整合 如果有多个clock都有可能碰得到
作者: storier (....)   2013-03-23 20:43:00
不会CDC应该完全不能当数位电路工程师吧~~~
作者: storier (....)   2013-03-23 20:44:00
不过一个的确还欠一项,要能把电路做到比人家高频
作者: storier (....)   2013-03-23 20:45:00
新手写出来的RTL的确时脉低面积大,很多高手都是先有
作者: storier (....)   2013-03-23 20:46:00
gate-level的想法后再将电路以RTL实作出来
作者: lave70   2013-03-23 20:51:00
有时候要看产品应用 有时候是达到Function Spec定的工作频率即可 频率再上去也不见得用的到 另外如果电路规模太大
作者: lave70   2013-03-23 20:52:00
要从Gate-level去想细部架构也不容易 通常是会从大方向或
作者: lave70   2013-03-23 20:53:00
大处想办法去省面积 ex:Memory的运用 共用电路等等...
作者: lave70   2013-03-23 20:56:00
应该说在兼顾应用性和功能性等的前提下 将电路的架构面积
作者: lave70   2013-03-23 20:57:00
功耗做最理想化 另外还有设计如何能兼顾量产 测试 侦除错等
作者: kyll (包子)   2013-03-23 22:27:00
毕竟也要主管肯给你机会让你碰才有机会熟悉
作者: kyll (包子)   2013-03-23 22:28:00
如果在小公司会挂经理头衔继续做工程师推 写给客户看的文件随便就好...给内部的就要很清楚!
作者: kyll (包子)   2013-03-23 22:31:00
推 要做新产品老人学技术太慢又贵,年轻的有优势
作者: ULISS (查无此人)   2013-03-23 22:37:00
这种问题需要问吗????? 答案当然只有一个...........打开你的薪资单,就知道"价值"在哪里了!
作者: kasl (鲁蛇大叔)   2013-03-24 02:10:00
小公司年薪150 不知价值高不高
作者: lave70   2013-03-24 10:33:00
能做多久也是一个重点

Links booklink

Contact Us: admin [ a t ] ucptt.com