原文标题：
晶圆一哥攻3D IC 结盟两伙伴
※请勿删减原文标题
原文连结：
https://udn.com/news/story/7240/6579443?from=udn-catelistnews_ch2
※网址超过一行过长请用缩网址工具
发布时间：
2022-09-01 01:23 经济日报／ 记者李孟珊
※请以原文网页/报纸之发布时间为准
记者署名：
2022-09-01 01:23 经济日报／ 记者李孟珊
※原文无记载者得留空
原文内容：
台积电强攻3D IC，力晶集团旗下力积电与爱普成为台积电最强伙伴，三家公司已共同完
成全球第一个DRAM与逻辑芯片的“真3D堆叠异质整合技术”，是业界最强的异质整合高频
宽内存（VHM），现已量产中，携手抢攻高速运算、AI、网通等庞大商机。
台积电总裁魏哲家本周二（30日）在台积电2022年技术论坛台湾场次高喊，半导体业正面
临三个大改变，第一个就是过往透过电晶体密度提升与微缩已不足以满足效能升级需求，
需要透过3D IC技术突破来因应，并以堆叠方式强化效能，达到更高运算能力提升，凸显
未来科技发展中，3D IC的重要性不可言喻。
台积电登高一呼，力积电与爱普积极响应，成为台积电在3D IC布局最强伙伴，三家公司
携手打造出异质整合高频宽内存（VHM），即DRAM与逻辑芯片的真3D堆叠异质整合技术
。
三方合作关系是由爱普提供VHM，包括客制化DRAM设计及DRAM与逻辑芯片整合接口的VHM
LInK IP，力积电则提供客制化DRAM晶圆代工制造服务，并由台积电负责逻辑制程晶圆代
工及3D堆叠制造服务。
业界指出，此3D整合芯片相对于高频宽内存（HBM），足足有十倍以上的高速频宽，搭
载超过4GB的内存容量，更是7奈米制程逻辑芯片内存SRAM的最大容量的五到十倍，堪称
“业界最强”。另外，3D封装技术是以垂直的连接方式将多片芯片直接立体互相堆叠。
爱普说明，2.5D封装时代的内存频宽受限于硅中介板上可载的横向连接数量，3D封装因
为采用垂直连接的方式，其连接数量几乎不会受限，因此，相较于2.5D封装，逻辑芯片与
DRAM的3D整合，将可在显著降低传输功耗的同时，大幅提升内存频宽。
台积电、爱普、力积电共同合作打造的该3D整合芯片已开始量产，区块链IC设计公司为第
一批客户。力积电透露，该款芯片应用于挖矿市场中，已证明其成本和效益都相当优异，
现阶段正朝高速运算、AI、网通等应用发展，仍在验证和推广中。
在产业趋势上，爱普认为，随着全球高速运算市场加速发展，AI应用渐趋多元化，运算需
求不断提升，进行发展重点将着重于将真3D IC堆叠的异质整合技术建置得更为完整，以
及投入开发CoW uBump（Chip-On-Wafer microBump）技术，看好未来客户需求将大幅涌现
。
阅读秘书／3D IC
3D IC是直接把过往连接各晶粒的硅基板拿掉，将好几片晶粒直接堆叠起来，然后在晶粒
之间挖洞并填入金属，让晶粒与晶粒间传输讯息的距离缩到最短，不仅讯号传输速度更快
，而且把原本散布整个面的IC叠起来，在主机板所占面积也会大幅减少，以因应当下电子
终端产品走向轻薄短小趋势。
在半导体业迈向先进制程节点的进展中，硬件扩展不断地受到挑战，业界需要找到创新的
解决方案来延续摩尔定律，并且降低功耗、提高效能。因此，在同一封装中将芯片做3D立
体堆叠，和使用硅中介层的多小芯片系统2.5D封装，已经成为新的解决方案。
心得/评论：
好像是增加内存频宽到运算芯片的速度？
不过逻辑的IC好像不是最高规的 感觉还在找应用市场
※必需填写满30字，无意义者板规处分