原文标题：
台积电2022北美技术论坛发表3、2奈米制程架构，超低功耗与3D硅堆叠提供整合与突破性
解决方案
原文连结：
https://bit.ly/3O05OGD
发布时间：
2022/6/17
记者署名：
黄松勋
原文内容：
台积电于6月16日在2022年北美技术论坛(TSMC 2022 North America Technology
Symposium)上展示了其先进逻辑、专业和3D IC技术的最新创新，其中展示了下一代先进2
奈米制程技术(N2)的奈米片电晶体，以及首次亮相将用于3奈米制程技术N3和N3E的独特
FinFlex™技术。
N3和N3E制程技术采用TSMC FinFlex™架构
台积电的3奈米制程将于2022年下半年进入量产阶段。台积电表示，TSMC FINFLEX™的革
命性架构创新，可为设计人员提供无与伦比的灵活性，同时也提供不同标准单元的选择，
其中3-2鳍(Fin)配置可提供最快的时脉速率及最高的效能支援最高要求的运算需求；2-1
鳍配置可提供最高功耗效率、最低的功耗与漏电、以及最高的密度；2-2鳍配置可提供高
效效能，达到效能、功耗效率与密度之间的最佳平衡。TSMC FinFlex™架构让客户可以创
建SoC设计，精确调整以满足需求，优化每一个功能区块的鳍配置来达到性能、功耗、面
积微缩目标，以协助客户能将产品快速上市和快速量产。
N2技术采用奈米片电晶体架构
台积电的N2技术代表着比N3技术更显著的进步，在相同功耗下速度提高10-15%，或在相同
速度下功率降低25-30%，这开启了高效性能新时代。N2技术将采用奈米片电晶体架构，在
性能和功耗效率方面提供全节点改进，进而能协助客户下一代产品的创新。除了行动运算
基准版本之外，N2技术平台还包括一个高效能变体，以及完整的小芯片整合解决方案。N2
技术预计将于2025年开始生产。
精进超低功耗技术
在超低功耗方面，奠基于过去N12e技术，台积电正在开发N6e技术，提供边缘人工智能和
物联网设备所需的运算能力和能源效率。N6e将基于台积电的先进7nm制程技术，预计逻辑
密度是 N12e的三倍，未来将作为台积电超低功耗平台的一部分，并针对边缘人工智能和
物联网应用的综合逻辑、射频、模拟、嵌入式非挥发性内存和电源管理IC提供完整的解
决方案组合。
突破性的3D硅堆叠解决方案
在3D硅堆叠解决方案上，台积电在先进封装技术平台TSMC 3DFabric™上也展示了
TSMC-SoIC™芯片堆叠的两个客户应用突破性解决方案：
1. 世界上第一个基于SoIC的CPU，采用晶圆上堆叠硅芯片(CoW)技术来堆叠三级快取静态
随机存取内存(SRAM)
2. 使用晶圆上堆叠晶圆(WoW)技术将突破性智能处理单元堆叠于深沟槽电容器芯片之上。
由于CoW和WoW的N7芯片已经投入生产，对N5的技术支援，预计将于2023年进行。为满足客
户对SoIC和其他TSMC 3DFabric™系统整合服务的需求，全球首家全自动3DFabric厂将在
2022年下半年投产。
心得/评论：
台积电N3和N3E制程将采用新技术FinFlex™架构，N2技术预计将于2025年开始生产。