原文标题：
三星电子公布半导体代工业务技术蓝图 3奈米可能优先用于自家芯片上
(请勿删减原文标题)
原文连结：
https://bit.ly/2WyKa6w
(请善用缩网址工具)
发布时间：
2021年7月29日
(请以原文网页/报纸之发布时间为准)
原文内容：
三星电子（Samsung Electronics）最近在中国半导体代工论坛上公布了半导体代工（
semiconductor foundry）业务的路线图（技术蓝图）。
路线图包含 2021 年下半年量产第一代 4 奈米芯片，2022 年量产第二代 4 奈米芯片，
2023年量产第二代 3 奈米芯片的计划，但并不包括第一代 3 奈米芯片的量产计划。分析
师指出，三星电子没有公开第一代 3 奈米芯片的计划，可能是因为打算首先将 3 奈米制
程应用于自己设计的芯片。
三星可能会在 2022 年末推出 3nm Exynos 处理器。3GAE（3nm Gate-All-Around Early
）技术是三星 3nm 制程的早期迭代，只会被使用于制造Exynos处理器的System LSI。也
许这就是公司路线图中缺少它的原因。3GAP（3nm Gate-All-Around Plus）将在2023年的
某个时候用于制造芯片，预计将提供给更广泛的客户。
当三星推出基于 MBCFET 的 3nm 制程节点时，与7nm LPP相比，性能提高 35%，功耗降
低 50%，面积减少 45% 。该公司曾宣布预计将在 2021 年使用 3nm 技术制造芯片，但现
在已推迟到 2022 年末。在此之前，三星代工厂的客户预计将转向 4LPE（4nm Low
Power Early）和 4LPP（ 4nm Low Power Plus)用于他们的芯片，例如高通骁龙 895 可
能基于 4nm 技术，然而，因三星制程良率不彰，外媒指高通骁龙895+ 将由台积电4 奈米
。
三星3 奈米与 5 奈米相比，体积要小 35%，性能和电池效率方面分别提高了 15% 和 30%
。台积电也在开发 3 奈米技术，目标 2022 年推出。
三星的 3 奈米制程采用 GAA （环绕闸极）架构，而非 FinFET（鳍式电晶体）。 GAA 架
构将电晶体的栅极和通道的接触面提高到四个，与 FinFET 相比，借由增加一个面来提高
效率。三星在3nm上使用的GAAFET（Surround Gate Field Effect Transistor）采用奈米
线（nanowire）但将其扩展为“MBCFET”（Multi-Bridge Channel Field Effect
Transistor；多桥沟道场效应电晶体），即基于奈米层片（nanosheet）而不是奈米线，
如下图所示。
美国 EDA 大厂新思科技（Synopsis）上个月（2021.6）宣布，与三星电子合作，完成了
GAA 3 奈米制程的流片（Tape Out）。因此，三星有望在验证后开始测试 3 奈米技术。
心得/评论： ※必需填写满20字
根据最近公开的技术路线图，分析师认为3奈米将优先套用于三星自家芯片，预计最快
2022年末推出。