1.原文连结：
http://www.dece.nctu.edu.tw/NCTU_CN/news/news.php?Sn=6124&Site=1
PS:这个消息应该是来自digitimes，不过digitimes是付费网站。
所以只好贴这篇交大的评论文章。
2.内容：
近期业界传出高通(Qualcomm)将首颗FinFET制程芯片订单下给三星电子，且为高通首度将
新制程订单直接跳过台积电，震撼半导体业界，由于台积电与三星正展开16/14奈米制程激
战，台积电最大客户高通新世代FinFET制程订单却下给三星，此举有别于过去芯片大厂考
量技术及产能，新世代制程都会先在台积电投片，再转到其他晶圆代工厂生产的前例。
三星重押FinFET世代　全力抢下高通订单
半导体业者透露，三星为扶植旗下LSI部门，内部下达密令，一定要用尽所有代价绑住高通
这位手机芯片大客户，甚至祭出几乎是没获利、全力技术／人力支援策略，以吸引高通在
鳍式场效电晶体(Fin Field-Effect Transistor；FinFET)新制程能够从台积电转至三星下
单。
由于三星LSI部门表现不佳，6月初起负责内存事业群的金奇南亦兼任半导体和系统LSI事
业部长，三星更决定将重押14奈米FinFET制程世代，甚至对外释出会将晶圆代工事业的重
要性，摆在自家AP处理器事业之上的讯息，大力重振晶圆代工业务。
FinFET制程难度高　台积电胸有成竹
半导体业者指出，从平面式电晶体跨到鳍式电晶体设计时，对半导体厂是一大考验，当初
台积电没有选择跟随英特尔(Intel)14奈米制程设计，而是独创16奈米世代，就是为能快
速进入FinFET制程世代，更加巩固晶圆代工龙头地位。
由于16奈米制程的芯片大小(die size)天生就比14奈米大颗，台积电为求好心切，改版推
出16奈米FinFET Plus制程，将die size缩小，更适合行动产品的轻薄短小特性，但仍是比
三星14奈米芯片体积稍微大一些，这让部分客户存疑，不过，台积电内部仍十分有信心可
用高良率优势提升产出，并降低生产成本。
半导体业者认为，尽管高通采取多元晶圆代工厂策略，目前包括先进28奈米或是成熟制程
，都广泛与台积电、三星、GlobalFoundries、联电、中芯国际等业者合作，然FinFET技术
对于半导体产业发展极具重要性，高通在踏出第一步时选择携手三星，而非台积电，恐怕
得面对不小风险。
Altera殷鉴不远　高通仍可能回头
不过，未来高通是否会重演当初Altera转单英特尔、后来又回头找台积电代工的历史，仍
有待观察，过去台积电大客户FPGA大厂Altera在每个制程世代，几乎都是采取单一晶圆代
工厂策略，但在14奈米FinFET制程却放弃与台积电合作，而选择携手英特尔，让业界大震
撼，然后来因英特尔14奈米制程良率不顺，Altera又传出回头找台积电合作。
另外，不同于高通先进制程订单转至三星，其劲敌联发科对于台积电先进制程非常捧场，
除了28奈米制程外，台积电2014年量产的20奈米制程，联发科亦已进行投单开案，至于台
积电改版16奈米FinFET Plus新制程，联发科也开始进入试产，2015年将持续力战高通。
20奈米是半导体平面式电晶体最后一代，台积电从16奈米制程开始，三星电子
(Samsung Electronics)从14奈米制程开始，都将转到3D鳍式电晶体FinFET设计。除了台积
电之外，包含三星、GlobalFoundries、联电、中芯国际，都在14奈米制程导入FinFET，因
此台积电在16奈米制程导入FinFET，在晶圆代工产业可说是独树一格。
3D FinFET制程世代是半导体产业重要一步，台积电和三星都计画于2015年进入量产，预
计第3季开始可进入大量生产期。
台积电和三星在16/14奈米制程上，也推出改良版本，强化既有制程技术版本效能。台积电
推出16奈米FinFET Plus制程改良版本，诉求比第一版本更为省电和体积更小、效能更高。
同时，三星14奈米FinFET第一版为14奈米LPE(Low Power Early)，改良版本为14奈米
LPP(Low Power Plus)。
3.心得/评论(必需填写)：
解释一下FinFet式的芯片和传统芯片的差异：
http://ppt.cc/CdFt
上图是芯片中的一组source、drain、gate。一颗芯片上有数以万计组source、drain、
gate。左边是传统芯片，右边是FinFet芯片。
芯片中的电流会在source和drain之间流动，我们可以在gate上施加电压，阻断source和
drain之间的电流。source和drain之间有电流，那该芯片所表示的是1，如果电流被阻断，
那该芯片所表示的是0。所以我们可以借由在gate上施加电压与否，来控制芯片是0还是1。
但是因为现在奈米制程越做越小，导致gate太小了，在gate上施加电压，没办法阻断
source和drain间的电流。
所以只好把gate做成右边那个形状。用三个面来夹住source和drain间的通道。这样在gate
上施加电压，就能有效地阻断source和drain间的电流。
前一篇文章所提到的Intel 14nm Tri-Gate，和本文的FinFet是类似的原理。