题目:https://rapid.lib.ncu.edu.tw/cexamn/exam/EC02_109_02.pdf
想和大家对一下答案> <
计组的部分有和补习班答案对过惹，OS的部分没有找到答案，
有错的地方再请大家指正惹~
1.不太确定题目要问什么，如果问CPI就是C，如果问pipiline和un-pipelined speedup
的话就是none，补习班答案是给none @@
2.C
3.ACE
4.BD
5.AE
6.ABD
7.ACE
8.AC (C不确定)
9.ABCD (D不确定)
10.E
11.ACD
12.BCD
13.BCE
14.BDE
15.D
16.CE
17.ADE
18.AC
19.BD
20.DE
13.
https://i.imgur.com/vX8RGjL.jpg
另外想请问大家13题CE为什么错呢?
C 我的想法是single-cycle instruction 像是lw指令，不是会用到register file两次吗?
这样不是就用到两次functional unit了吗 > <?
E 我印象中是multiple比较适合@@，不过张凡解答说single比较适合，请问是为什么呢?
另外想再请问D为什么对呢?
如果multicycle没有stage 切割没有balance的状况下效能应该不一定会比single好(?
17.
https://i.imgur.com/tySAMGf.jpg
还有想请问17题的D
昨天找很久还是没找到答案QQ
target address不是会在relocation后才会知道最后真正的位置吗?
而且应该beq比较完register值有没有相同才知道会不会跳
为什么在compile time就可以知道了呢?还是我有误会的地方吗QQ
谢谢大家 > <

想请问为什么你认为第8题没有A打错 *C15我有写A 好奇你的想法17我没选D 不过我不确定…18没选A 19有选D 其他一样

17.D应该是在processor

我 9 有写 A，我的想法是 TLB miss 在 multilevel page的时候会需要比较多时间去找 page table，所以比较有利><然后想问 6 妳是怎么想的 我完全跟妳选相反QAQ

9D sjf是non preemptive 喔 srtf 才是preemptive版的sjf

9.ABC 12.ABCD感谢Try大

13E不知道为什么张凡并没有选，说是single比较适合9答案洪写ABCD

19题有D，张凡有改答案

原来要从processor跟kernel thread的方面下手 感谢try大不过我猜 D 只是 processor 数量等于 2 的 B 而已 很犹豫到底该不该选QQ

13题D 张凡说mips的reg file设计算是特例 正常只会用到各个功能单元一次13 E pipeline 电路就是从single cycle machine电路修改而来的啊 multicycle电路里面多了很多暂存器 长得不太一样

那14题的B呢?

请问13D我觉得不一定multi比较好欸，有时候single不是会比multi好吗？

请问17题有确定答案了吗喔喔所以补习班是ade? 等考完台大我再来研究一下中央考古 有想法再来回复原po考试加油

Branch target指的应该是true时会跳去的地方 compiler排完指令的顺序之后它就会知道目标相对于beq的位置差多少 所以才会有PC = PC + imme*2的那个imme出现 个人浅见～

想要借版顺便问一下去年资演最后一题，4C。我的想法是用0-1背包解，权重设为1有N个物品，但要如何让它满足“3”个数字和为M?

有大大可以解答计系的6和20D选项吗