https://i.imgur.com/VeWb1O6.jpg
嗨，请教一下，这里的IF/ID register，将左半涂色代表正在写入，右半代表读取
那假设一个指令A正在ID阶段，指令B在IF阶段，是A在前半个cycle先读取，B在后半个cycle
写入吗？
因为照前几章Register的画法，涂色左半代表前半个cycle，右半代表后半个cycle，但IF/I
D Register这里如果用同个逻辑想，先写后读，就会拿到错的Data了，所以很困惑......
谢谢

可是AB指令在不同stage，使用不同function unit啊啊你是问IF/ID reg看不太懂你的问题QQ

我写得不太清楚，是指假设一个指令A正在下面的图的状态，一个指令B在上面的图的状态，A在ID，B在IF，B这时候要写入IF/ID register，A在这时候要读取IF/IDregister，这样是让A读完才让B写入吗？是各别用半个cycle去做吗？

https://i.imgur.com/q5EEX8g.jpghttps://i.imgur.com/GmUlsFn.jpg也就是说，PC某种程度上也会算成是一个pipeline reg

好详细，了解了，谢谢你