※ 引述《wei12f8158 (WEI)》之铭言：
: 请问一下这题8th cycle的Forwarding B答案是不是错了？
: https://i.imgur.com/Y4buIT5.jpg
: https://i.imgur.com/kHRjsLG.jpg
: https://i.imgur.com/sRNPzhw.jpg
: 我排出来是这样，xor的rt跟or的rd有data hazard，所以EX的Forwarding B应该要设成
01
: 去抓ME的data这样对吗？
: 想确认一下，谢谢～
: ※ 引述《Aa841018 (andrew)》之铭言：
: : https://i.imgur.com/SNOG29T.jpg
: : https://i.imgur.com/kSTn2DI.jpg
: : 这题一直搞不懂，因为以cycle来看的话，同时会有不同指令在不同阶段执行，那也
就
: 是
: : 说有可能一方面mem write=1另一方面MemtoReg=1吗？
: : 我是以这为前提去做，却发现有些矛盾的地方，比如说：9 cycle时，没有任何指令
的I
: D
: : 在执行，但RegDst却=1、7 cycle forward A=00 forward B=01
: : 但我算却是 instruction 4 forward instruction 5