想请问几题如下
6. SAN NAS 有看没有懂，主要到底差在哪里
https://i.imgur.com/ZCJFRsx.jpg
8. B错在哪，还是有送分吗
https://i.imgur.com/ZzADKaN.jpg
12. E错在哪
https://i.imgur.com/bxE9xkv.jpg
17. E是因为control decoder 50ps比IDstage的
register 40ps长，所以错吗
https://i.imgur.com/mqrOzF1.jpg
https://i.imgur.com/8yZpkvK.jpg
18. 答案好像改成AD?那C错在哪
https://i.imgur.com/6UzqqkN.jpg
20. D 不确定branch改到ExE stage会发生什么事？
https://i.imgur.com/eWlLO5c.jpg
谢谢！

8B没有改善performance

8题目说还要能增进效能17e 应该要切成更多stage 才能达到他的目的18c 10cycle12E后来改成对的

raid1每个都能坏吧反正每个都有备份

20 改到 EX 也不会对 pipeline CPI 有影响就减少一点猜错的penalty

z大 17E什么意思压 18c 10cycle怎么算的ek大 减少一点penalty那是变成少stall几个cycle吗？

SAN从作业系统（Ex win10）来看的话就像一颗大硬盘，就像你笔电外接硬盘一样；NAS的话像一个文件夹（file），B刚好讲反8没很好定义normal operation，实际上raid1有改善read，不过题意应该猜得出来它是要read/write都要改善

有forwarding 只要停1cycle张凡说这个是compiler 插的 即使没有hazard detections

了解 谢谢b大谢谢z大 17呢

少 flush 几个 cycle至于 17e 因为要求 more concurrent 所以如z大所说

不太懂所谓的concurrent activities，我看起来就是sign extend与它串接之后的latency(40<(50+10))比原来设计的高，所以移过去反而比较差原来在ex stage的critical path是50，也不用特别切一个stage吧？https://i.imgur.com/qBtz5vQ.png没事，忘记alu control是跟alu串连

不懂17 Q 所以给不给那control decoder 50ps有差吗

20题应该是改成clock cycle time会升高吧，移到exe阶段，branch的结果要等ALU计算出来，虽然说没有组合电路没错但他是用“can”，语气过强了减少CPI没什么问题...？ Total cpi会因此减少没错阿17 我没选是因为移过去后clcok cycle time还是100ps 没有变化，concurrent execution在算盘上更像是一段时间内能执行更多指令

请问有来源吗？concurrent这个字眼跟硬件有关系

对耶 m大是对的 20 因为penalty减少 CPI也会减少 那cycletime 要送结果回exe是增加没错17目前理解是 主要是要concurrent的话只有多切stage一法？至于那个decode即便给到超过100ps影响的也是cycle time而已，不然没影响，这样？

https://i.imgur.com/5fQuEIq.pnghttps://i.imgur.com/u2vfm33.jpg请看课文萤光笔部分以及最下面表格，第一段萤光笔是讲sequential和concurrent program，第二段萤光笔是讲第六章的目标，最下方表格...就...就是一张表格表格就比较清楚，concurrent是软件层面的，parallel是硬件层面的

对，我就认为concurrent是SW，多切一个stage叫做ILP，是parallel看你的推文有理解这个意思，在一段时间内做更多的事情，谢谢

我觉得CPI没减少的原因是pipeline我把它视为 1 了不知道这样想有没有缺失 ?不对应该是 1+ penalty cycle

m（＿ ＿）m

原来这么复杂@@感谢m大